共查询到16条相似文献,搜索用时 62 毫秒
1.
一种高速低功耗LVDS接收器电路的设计 总被引:1,自引:0,他引:1
介绍了LVDS系统链路结构及数据传输原理,分析了LVDS标准对接收器电路的需求,文中基于65 nm 数字CMOS工艺设计,实现了一种高速低功耗LVDS接收器电路。仿真结果表明,在2.5 V电源电压工作下,该LVDS接收器具有2 Gbit·s-1的数据传输速率,平均功耗为3 mW。 相似文献
2.
3.
《固体电子学研究与进展》2016,(2)
随着半导体技术的发展,芯片接口的数据传输率制约着芯片性能的提升,采用低压差分接口能够有效提升接口的数据传输率、降低接口功耗并抑制传输噪声。文中介绍了典型的低压差分接口电路及其工作原理,并在此基础上对低压差分接口电路进行了重新设计。设计的低压差分接口电路能够工作在1.8V,数据传输率达1.6Gb/s,功耗0.45mW。 相似文献
4.
基于0.18μm SiGe BiCMOS工艺,设计了一种用于10位200 MHz高速流水线模数转换器的CMOS LVDS收发电路。该收发电路由发射器(TX)和接收器(RX)组成。发射器通过带共模反馈的闭环控制电路,将0~3.3 V的CMOS信号转换成(1.2±0.35)V的LVDS信号。接收器采用一个轨至轨预运算放大器保证LVDS信号的完整接收,并实现一定的增益,之后由迟滞比较器和输出缓冲器实现对共模噪声的抑制以及信号驱动能力的提高,最终正确恢复出CMOS信号。仿真结果表明,在400 MHz脉冲输入下,收发器可以稳定工作在3.3 V电源电压,总功耗仅为22.4 mW。 相似文献
5.
6.
依据标准IEEE Std.1596.3-1996,提出了一种高速低电压差分信号(LVDS)发射器电路,给出电路结构、仿真数据及版图。电路采用65 nm 1P9M CMOS Logic工艺设计实现。用Spectre仿真器对发送器进行模拟仿真,仿真结果表明该发射器电路在电源电压为2.5 V的工作条件下,数据传输速率可以达到2 Gbps,平均功耗为9mW。 相似文献
7.
提出了一种应用于高速数据通讯的低电压差分信号(LVDS)接收器电路设计,符合IEEEStd.1596.3-1996(LVDS)标准,有效地解决了传统电路在低电源电压下不能满足标准对宽共模范围的要求以及系统的高速低功耗要求。电路采用65nm 1P9M CMOS Logic工艺设计实现,仿真结果表明该接收器电路能在符合标准的0V-2.4V的宽输入共模电平下稳定工作,在电源电压为2.5V的工作条件下,数据传输速率可以达到2Gbps,平均功耗仅为3mW。 相似文献
8.
基于绝缘体硅(SOI)0.35μm工艺实现了一款满足IEEE 1596.3和ANSI/TIA/EIA-644工业标准的低压差分信号(LVDS)驱动器芯片。全芯片分为预驱动模块、输出驱动模块、共模反馈模块、使能模块和偏置模块。提出了一种具有低输入电容输出驱动模块电路结构,经仿真验证可有效降低LVDS预驱动模块30%的功耗,同时降低29%的信号延时。芯片利用共模反馈机制控制输出信号的共模电平范围,通过环路补偿保证共模反馈电路的环路稳定性。芯片使用3.3 V供电电压,经Spice仿真并流片测试,输出信号共模电平1.23 V,差分输出电压347 mV,在400 Mbit/s数据传输速率下单路动态功耗为22 mW。 相似文献
9.
提出了一种符合IEEE Std 1596.3-1996[1]标准,适用于芯片间高速数据传输的低电压差分信号(LVDS)接收电路;有效地解决了传统电路结构在电源电压降至3.3 V或更低以后不能稳定工作在标准规定的整个输入共模电平范围内的问题,电路能在符合标准的0.05~2.35 V输入共模电平范围内稳定工作,传输速率可达1.6 Gb/s,平均功耗1.18 mW。设计基于HJTC(和舰科技)Logic 0.18μm 1.8 V/3.3 V CMOS工艺,使用3.3 V厚栅MOS管和1.8 V薄栅MOS管。 相似文献
10.
在大规模红外读出电路中,接口电路的数据传输效率及接口数量尤为关键。传统接口电路采用并行接口进行数据传输,这种方式会占用较多的芯片引脚。为了提升数据的传输效率,设计了一款用于数据接收的3通道串行低压差分信号(Low Voltage Differential Signaling, LVDS)接口电路。电路采用0.18um互补金属氧化物半导体(Complementary Metal Oxide Semiconductor, CMOS)工艺设计。仿真结果表明,LVDS接口电路在400 MHz频率下,能够将2路接收端数据转换为8路数据并将其输出给内部数字处理单元。与传统并行接口相比,本电路节省了6个数据传输引脚,大大提高了数据传输效率。 相似文献
11.
设计了一个采用0.18μm1.8V/3.3V CMOS工艺制造的千兆比特数据率LVDS I/O接口电路。发送器电路采用内部参考电流源和片上匹配电阻,使工艺偏差、温度变化对输出信号幅度的影响减小50%;接收器电路采用一种改进的结构,通过检测输入共模电平,自适应调整预放大器偏置电压,保证跨导Gm在LVDS标准[1]要求的共模范围内恒定,因此芯片在接收端引入的抖动最小。芯片面积0.175mm2,3.3V电源电压下功耗为33mW,测试表明此接口传输速率达到1Gb/s。 相似文献
12.
LVDS与高速PCB设计 总被引:1,自引:0,他引:1
LVDS(低压差分信号)标准ANSI/TIA/EIA-644-A-2001广泛应用于许多接口器件和一些ASIC及FPGA中.文中探讨了LVDS的特点及其PCB(印制电路板)设计,纠正了某些错误认识.应用传输线理论分析了单线阻抗、双线阻抗及LVDS差分阻抗计算方法,给出了计算单线阻抗和差分阻抗的公式,通过实际计算说明了差分阻抗与单线阻抗的区别,并给出了PCB布线时的几点建议. 相似文献
13.
LVDS在高速数字系统中的应用研究 总被引:1,自引:0,他引:1
信号完整性是高速数字系统中要解决的一个首要问题之一,LVDS则是近年来发展迅速的一种高速传输技术.在LVDS的基本原理和应用分析的基础上,结合实际LVDS收发芯片对几种不同端接、差分线对长度和间距情况下的高速有损传输进行了信号完整性的仿真和分析,通过对比参数改变时由于失配产生反射从而引起的过冲和时序的直观变化,探讨了它们在实际高速数字系统应用中的信号完整性方面的密切关系,为科学合理地应用LVDS技术提供了一定的依据. 相似文献
14.
高速多电平LVDS收发器设计 总被引:2,自引:2,他引:0
为了提高现有LYDS接口的工作速度,介绍了一种多电平LVDS收发器的设计,其发送器可以以5电平的形式发送数据.而接收器通过内部的数控增益和自动增益控制电路将接收到的信号恢复为一个固定幅度的信号供下一级AD转换为数字信号。仿真结果表明,在0.18μm/1.8V工艺条件下,此收发器实现了3.125Gb/s的数据传输速率。 相似文献
15.
一种高速精密模拟信号传输器设计 总被引:1,自引:0,他引:1
实测了HC4052双通道四选一模拟转换开关集成电路的导通电阻。针对该导通电阻对传输信号带来的不利影响,对该集成电路外围电路进行了设计,并对其设计后的整体电路进行了实测,证明该电路既能够精确地传输信号,也能够完全切断信号的传输。并且,其整体电路对控制信号有较高的开通与切断反应速度。从而使之成为良好的高速精密模拟信号传输器。该传输器实际运用于一种新型汽车侧滑检验台模拟信号的传输及其控制。 相似文献
16.
LVDS技术及其在高速PCB设计中的应用 总被引:1,自引:0,他引:1
本文主要介绍了LVDS技术的基本工作原理、技术特点及其典型应用构形,分析了差分阻抗的计算方法,给出了在实际的高速PCB设计中LVDS布线时的一些建议. 相似文献