首页 | 本学科首页   官方微博 | 高级检索  
相似文献
 共查询到15条相似文献,搜索用时 46 毫秒
1.
王永禄 《微电子学》1997,27(1):59-63
介绍一种ECL高速程控分频器的逻辑设计、电路设计及研制结果。该电路的分频比为12-75之间任意连续可变的自然数,最高工作频率达600MHz可广泛用于雷达,通讯和频率合成器等领域。  相似文献   

2.
本文提出了一种高速低功耗、具有有源下拉电路和图腾柱式输出结构的CML(简称MCML)门电路;详细地阐述了MCML门电路的工作原理和优点;列出了电路仿真结果;并对其电路特性与ECL和APD-ECL电路进行了比较。  相似文献   

3.
《今日电子》2006,(3):93-93
该系列包括NB7L32M、NB4N11M、NB4Nl1S和NB4L52四款产品。  相似文献   

4.
袁博鲁 《微电子学》1993,23(2):22-26
从影响ECL电路高速性能的原因出发,阐述了ECL电路测试及使用中对电源电压、输入偏置、负载范围、外围连线以及接地等一些特殊的要求。本文对这些特殊要求作了一些简略分析,并提出了正确测试和使用高速ECL电路的几种方法。  相似文献   

5.
熊杰  蒋宗树 《微电子学》1997,27(1):64-67
介绍了一种ECL超高速D触发器的电路设计,版图设计及工艺制作。研制中成功地解决了高速度与低功耗的矛盾。电路的工作频率典型值为850MHz,是高要达900MHz以上,功耗电流典型值为3mA。  相似文献   

6.
万天才 《微电子学》1992,22(2):18-22
本文论述了全定制数字专用集成电路的正向设计,就超高速数字专用集成电路的系统设计、功能设计、逻辑设计、电路设计、版图设计和工艺设计进行了探讨,提出了一种专用数字集成电路正向设计方法。建立Foundry和ICCAD单元库,是发展数字ASIC正向设计较为理想的方式。  相似文献   

7.
本文从多值逻辑能提高集成电路处理信息量的观点出发对三值ECL高速集成电路进行研究.文中提出符合双极型晶体管工作原理的基本运算,并讨论了有关性质.在此基础上提出差动电流开关理论,并用于设计若干基本三值ECL电路.使用SPICE 2G5程序的计算机模拟表明,这些电路具有正确的逻辑功能及理想的静态与瞬态特性.  相似文献   

8.
齐家月 《微电子学》1996,26(1):20-23
介绍了一种提高单片机运行可靠性的片内掉电保护电路,该电路可以检测电源电压的降低状况,并按规定的要求在电源电压降至下限阈值时启动内部复位产生器,从而复位CPU并保证使其处于复位状态直至电源电压恢复正常。该CMOS掉电保护电路由取样电阻、1.2V参考电压源和CMOS电压比较器组成,并结合片内复位逻辑完成掉电保护功能。  相似文献   

9.
曹阳 《微电子学》1997,27(1):55-58
采用ECL技术研制了一种二-五进制计数器SE1678。文章主要介绍了该器件的工作原理,版图和工艺设计及器件的性能分析等,最终产品典型工作频率可达550MHz,最高电路翻转频率可达750MHz,功耗电流典型值为120mA。  相似文献   

10.
11.
沙Qiu  齐家月 《微电子学》1995,25(3):10-13
本文主要介绍一种高速低功耗EPROM读写电路,包括EPROM单元管、读写电路,以及产生写EPROM所需高电压的高电压发生器,并着重分析了EPROM读写电路低功耗的特点。  相似文献   

12.
王永禄 《微电子学》1991,21(5):28-32
本文介络一种高速低功耗ECL多模分频器的电路原理、电路和版图设计特点、工艺技术及研制结果。该分频器设计了0.5mA的内部开关电流和350mV的内部逻辑摆幅,输入输出均采用互补驱动。电路分频模数多,频率高,功耗低,典型功耗75mW,为相同集成度的普通ECL电路功耗的1/30~1/40。该电路广泛用于通讯、仪器仪表和频率合成器等领域。  相似文献   

13.
针对现代数据传输速度越来越快、数据量越来越大的现状,提出了基于CML数据传输标准的高速数据传输电路的设计。以FPGA为主控制器,协议芯片选用接口标准为CML的内部编码方式为8b/10b编码的TLK1501芯片,以此实现高速数据传输。在FPGA中对时钟信号进行了时序约束实现逻辑控制的修正,解决了因内部时钟占空比失真而导致产生误码的问题。电路经试验验证,具有较高的稳定性和可靠性。  相似文献   

14.
刘淼  周润德  葛元庆 《微电子学》2000,30(4):273-275
在既定工艺条件下,改善电路性能可以通过改进要用不同的时钟技术,以及调整电路的器件尺寸来实现;改进电路,可以提高电路速度,减小或消除时钟偏差问题,选择适当的时钟技术,能够满足功耗、速度或可靠性等方面的不同要求;在优化程序的帮助下,调整器件尺寸能大大减小电路面积并改善电路性能。文中对以上几个方面进行理论分析和计算机模拟,得到有有关高速CMOS电路的选择原则和设计方法。  相似文献   

15.
一种混合型超高速低功耗ECL电路的设计   总被引:1,自引:0,他引:1  
本文提出了一种混合型超高速低功耗ECL电路结构,并用该电路结构设计制作了工作频率达1000MHz的多功能波形变换器,解决了超高速与低功耗之间的矛盾,适于设计制作超高速大规模集成电路。  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号