发展集成电路必须重视半导体设备

一、引言近二十年来,以集成电路(IC)和微计算机为中心的微电子技术发展十分迅速。集成电路已从小规模集成电路发展到了超大规模集成电路(VLSI)。目前已能大量生产第一代VLSI(16K位静态RAM~*、64K位动态RAM及16位微处理器);科研水平是第二代VLSI(64K位静态RAM、256K位动态RAM及32位微处理器);今年将发表256K位静态RAM。在整个七十年代中,电路的集成度平均每两年提高4倍,每块电路     

东芝研制单片集成160万元件的256k位CMOS静态RAM

东京芝浦电气研制并发表了采用1μm的微细加工技术等,在单片上集成了约160方元件的第二代超大规模集成电路(256k位CMOS静态RAM)。 这次研制的静态RAM尺寸为6.68mm×8.86mm,在与当前的256K位动态RAM几乎相同的面积上,集成了约4倍于动态RAM的晶体管,实现了取数时间46ns,工作电流2mA,以及待机时的功耗30μw的高速、低功耗特性。     

大容量动态 RAM 的发展途径

<正> 进入七十年代之后,迎来了 LSI 的全盛时期,1970年出现了1K 位动态 RAM,而后在1974年和1976年又分别出现了4K 和16K 的产品,1979年研制成功了64K 位动态 RAM,从而进入了 VLSI 的领域。在1980年2月召开的国际固体电路会议上,日本发表了两篇关于256K 动态 RAM 的论文,引起了人们的极大关注和强烈反响。此外,日本还在会上提出了兆位存储器的设计方案和试制样品。随着半导体技术的发展,人们估计在八十年代末期,也许会使兆位存储器达到实用化的水平。     

周期时间为50ns的静态列式256k CMOS动态RAM

日立制作所成功地研制了具有高速存取功能的静态列式256k CMOS动态RAM,从1985年4月起推出试制原样;这种存贮器以静态列方式工作,如果对某一单元进行存取,那么对于含有该存贮单元的行里的其他单元来说可以像高速静态RAM那样进行取数;普通类型的256k DRAM的取数时间为100ns,而这种静态列式的256k DRAM快达50ns;为了达到高速,芯片上的外围电路使用了CMOS静态电路;这种256k DRAM适合用作清晰度很高的CRT图象存储器或高速计算机中的主存贮器。     

CMOS存贮器

半导体存贮器取代磁心存贮器而成为存贮器市场的主要主品,可以予见,今后将更迅速地向大容量和高速化方向发展,NMOS RAM领域内,16K的动态存贮器和AK的静态存贮器已经商品化。即使对于将PMOS和NMOS作在同一个片子上的互补器件CMOS RAM领域,也在朝大容量化和高速化进展本公司已生产出1K位的CMOS RAM。研制了目前世界领先的1024字×4位的C~2MOS静态存贮器TC50419,并已作为正式商品,参见表1,图1。     

进入完成阶段的1M位动态RAM的开发

1985～1986年主要厂家将制作出1M位动态RAM样品。目前,各公司正在抓紧进行方案拟定、设计以及制造技术的研究工作。品种确实增加了。增加了×4结构的比重。规定了一套封装的标准。使用的技术与目前各公司制作256k的技术相同。最初使用的技术是从256k的技术基础上发展而来的。引人注目的存储单元结构中除一部分外,是以往通用的平面型结构。这种结构的芯片面积是60～65mm~2。为了使面积进一步缩小,采用开槽型或堆栈型(积未型)结构。前一种缩小面积的结构可以在1M以下时使用。设计规范大致是1.2μm。有的厂家兼用nMOS和CMOS工艺,有的厂家集中使用CMOS工艺。     

在一块芯片上集成225万个元件的1兆位DRAM

日本的东芝公司于去年11月1日发表了新一代超大规模集成电路的文章,它采用1.2μm的微细加工技术及新的元件隔离技术(BOX),在一块芯片上集成了约220万个元件的1M位动态RAM。 存取时间70ns 此超LSI,在4.78×13.23平方毫米的硅芯片上集成的元件是目前已达到实用化的最先进的超LSI-256k位DRAM的4倍,并将这种器件封装在与256k位DRAM     

256K 动态RAM

在不断地降低成本和提高密度的努力下,256K字×1位的单管单元RMA设计成功,并封装在标准的300密耳16脚的双列直插管壳中。 该RAM设计成与现有的16脚16K RAM和16脚64KRAM相容。管脚排列和照片示于图1。芯片被排列为256行×1024列的矩阵,并在内部组成两个128K RAM。芯片上主要电路块位置示于图2。 存储器单元版图设计见图3,每个单元尺寸为5.7×12.5μ,由于把电容氧化膜厚度减至200(?),使之具有0.035PF的存储电容。     

莫托洛拉公司MCM6256/MCM6257型256k DRAM

前言 本文以半字节方式功能的MCM6257型(照片1)存储器为中心,详细地介绍了莫托洛拉公司制造的256k位动态随机存取存储器。MCM6257型动态RAM与带有页码方式功能的MCM6255型动态RAM的芯片结构基本上是相同的,在制造中两者的掩模版可互换使用。     

256kDRAM的可靠性

MOS动态RAM的集成密度、性能正以每年约2倍的速度向前推进,现在是以256k位动态RAM(以下256kDRAM)为主流(图1)。由于历史的原因在多种多样的IC中,使用的工艺技术、集成密度、性能、产量等方面,通常是MOS动态RAM居首位,所以在评价IC制造技术水平方面它具有代表性。在这里,就256kDRAM的可靠性作一概述。     

采用多晶硅位线增大单元电容量的MK4164型64KDRAM

在设计64K位动态RAM时,仅把现有的16K位动态RAM按其原有的几何尺寸缩小的方法是一种使人误入歧途的设计方法。总而言之,16K位动态RAM是在存储器中产量最多的一种器件并且Mstek公司也是其中产量最大的厂家。但是,根据制作16K位动态RAM的经验表明,在设计中照原样模仿16K位动态RAM的方法是一种愚笨的方法。     

其它电路与技术

0224794PCF8583时钟日历芯片的应用(下)[刊]/张培仁//电子质量.—2002,(7).—57～59(K)PCF8583为带 I~2C 总线接口并具有极低功耗(10μA)的日历时钟芯片,其中还有256字节的静态RAM,PCF8583也可作为一个6位 BCD 码事件计数器,故在系统中应用非常广泛。由于作为日历时钟器件配置有电池供电,可作为 RAM 的保护电源,故256字节的 RAM 可视为非易失性 RAM。本文比较全面地介绍了 PCF8583的结构特点及其应用。     

制作高集成度动态RAM的各种单管单元结构的综合比较

大容量MOS动态RAM的进展显著。促进这种进展的基本技术之一是单管单元。存储单元的设计左右着存储器芯片的整个设计。根据字线和数据线(位线)的结构,可以将在16K位阶段中已成为主流的单管单元分为几种。作者通过综合性的评价,主张对高集成度动态RAM采用低阻材料的字线形成的折叠式数据线最为合适。 集成度一但从256K位提高到1M位以上,信号电荷量的减少就成为问题。为了改善这一点,作为单管单元介绍堆积型和开槽型结构。也要涉及到最近的CMOS化的倾向。作者认为,最重要的是成本,目前尚未见到能取代单管单元的实用单元。     

μPD41256 256k DRAM

一九八○年以来,各公司在国际固体电路会议上发表了256k动态随机存储器(DRAM)样品。大量生产256k是否有可能,首先要推断出它的芯片尺寸。如果采用300密尔的双列直插式封装,长边就为9mm、短边就在5mm以下,最大芯片面积只能是45mm~2左右。另外,还受芯片成本的限制。每块大圆片上的芯片数与芯片面积成反比。决定芯片好坏的缺陷在每块单位面积的缺陷密度相同的情况下则与芯片面积成正比。因     

存储器研究的新就成

电电公司武艹上野电气通讯研究所和其它三家公司合股研制的128K位ROM(唯读存储器)现已试制成功。在半导体存储器研究方面,可以说是目前世界上规模最大的研制产品。另外,该研究所正在研究每一芯片具有256K位的高密度磁泡存储器,上述各领域的研制成果业已引起世界各厂家的极大关注。 最近研制成功的ROM是一种在20.6平方毫芯片上集成约13万位存储器件的     

高速图象应用的4结构和CMOS 256k位动态RAM的研制

在256k×1位结构的标准产品基础上,具有高速存取功能、作图象存贮器应用的64k×1位和32k×8结构等各种各样的第二代256k动态RAM正在研制成功。外围电路采用CMOS结构也很引人注目。不久,这些产品除×1结构之外,将占256k RAM总数的30％。最引人注目的是周期时间小于50ns的静态列式CMOS型,以及供图象应用的双通道64k×4位产品的新应用研究。     

第三代16Mb DRAM芯片尺寸为60～65mm~2

据报道，第三代16MbDRAM芯片尺寸非常小为60～65mm2，日立制作所已从1995年3月起开始销售样品。在1块芯片上可制作字结构X1，X4，X8位。从1995年第三季度开始，该公司在那河地区的新生产线也能批量生产。同样芯片面积的16MbDRAM韩国三星电子公司也在开发，预计年内可出售样品。第三代16Mb DRAM芯片尺寸为60～65mm~2@一凡     

简讯

最近国际商用机器公司(IBM)的半导体存贮器部和Intel公司签定了一个技术转让合同,IBM公司将得到用于制造64K位动态RAM的HMOS—Ⅲ技术,使IBM公司现有的64K位存贮器速度提高一倍。根据协定,IBM公司可获得并复印Intel公司的第二代64K位动态RAM(2164A)的设计资料,这种RAM的标准存取时间为150ns。     

具有检查冗余解码能力的256k DRAM

本文将描述一个具有8个冗余行和8行冗余列的256k位MOSD RAM。用备用译码器中的TaSi_2与激光束的连接来激励冗余行和列。冗余码仅占整个芯片面积的3％。     

武藏野通研用电子束技术试制256千位NMOSRAM

<正> 日本电信电话公司武藏野电气通信研究所最近用电子束直接曝光技术研制了256千位动态 NMOS RAM,这个成果已在2月份美国举行的国际固体电路会议上发表。器件构成为256千字×1位,由5伏单一电源操作,采用16脚双列直插式封装,存贮器为每单元1个晶体管方式,采用1微米规范的工艺,单元尺寸为8.05×8.6微米~2。该器件的特点是:1)用电子束直接曝光代替过去的光刻方式,以实现微细图形的加工;2)在其他字线中用钼栅技术代替过去所用的多晶硅,以提高存取时间速率;3)采用为弥补缺陷而用的不良位的补救回路,使可靠性大大提高。器件特性是:存取时间100毫微秒,