正交相位输出压控振荡器的低相位噪声优化设计

分析了负阻结构 LC 压控振荡器各组成部分对相位噪声的贡献途径及优化方法;介绍了利用两独立 VCO 核心输出正交相位信号的原理及其相位噪声优化方法;利用所得结论设计出工作于 ISM波段2.4GHz 的 QVCO,相位噪声在100kHz、1MHz 和3MHz 频偏处分别达到-103.3、-121.1和-125.9dBc/Hz,仅消耗功率3.8 mW;所设计电路利用 HJTC0.18μm工艺制造,占用芯片面积0.75mm×1mm。     

2．4GHz低相位噪声CMOS负阻LC压控振荡器设计

为了有效降低工作于射频段的全集成CMOS负阻LC压控振荡器的相位噪声．介绍了利用电阻电容滤波技术对振荡器相位噪声的优化,并采用Chartered 0．35μm CMOS标准工艺设计了一款全集成CMOS负阻LC压控振荡器,其中心频率为2.4GHz,频率调谐范围达到300MHz,在3．3V电压下工作时,静态电流为12mA,在偏离中心频率600kHz处,仿真得到的相位噪声为-121dBc／Hz。该设计有效地验证了电阻电容滤波技术对相位噪声的优化效果,并为全集成低相位噪声CMOS负阻LC压控振荡器的设计提供了一种参考电路。     

低相位噪声低功耗LC压控振荡器的设计

在分析压控振荡器相位噪声的基础上,通过采用尾电流整形滤波技术设计了一种低相位噪声低功耗差分LC压控振荡器.电路设计采用TSMC 0.18um 1P6M CMOS RF工艺,利用Cadence软件中的SpectreRF工具对电路进行了仿真,结果显示,在电源电压VDD=1.8V时,其中心频率为1.8GHz,频率的变化范围为1.43～1.82 GHz,相位噪声为-121dBc/Hz@600kHz.静态功耗仅为2.5mW(1.8V×1.39mA).     

2.4GHz低相位噪声CMOS负阻LC压控振荡器设计

为了有效降低工作于射频段的全集成CIVICS负阻LC压控振荡器的相位噪声,介绍了利用电阻电容滤波技术对振荡器相位噪声的优化,并采用Chartered 0.35μm CMOS标准工艺设计了一款全集成CMOS负阻LC压控振荡器,其中心频率为2.4GHz,频率调谐范围达到300MHz,在3.3V电压下工作时,静态电流为12mA,在偏离中心频率600kHz处,仿真得到的相位噪声为-121dBc/Hz.该设计有效地验证了电阻电容滤波技术对相位噪声的优化效果,并为全集成低相位噪声CMOS负阻LC压控振荡器的设计提供了一种参考电路.     

低相位噪声宽带LC压控振荡器设计

基于0.13μm CMOS工艺,设计了一款低相位噪声宽带LC压控振荡器。采用开关电容阵列使VCO在达到宽调谐范围的同时保持了低相位噪声。采用可变容阵列提高了VCO频率调谐曲线的线性度。仿真结果表明,在1.2 V电源电压下,电路功耗为3.6 m W。频率调谐范围4.58 GHz-5.35 GHz,中心频率5 GHz,在偏离中心频率1 MHz处相位噪声为-125d Bc/Hz。     

一种低相噪CMOS环形振荡器设计

设计了一种带有正交输出,频率为900MHz的两级低相噪环形振荡器,电路设计采用0.18μm CMOS工艺,电源电压为1.8V.环形振荡器的调谐范围随控制电压从0V的1460MHz到电源电压1.8V的720MHz发生变化,并且具有较好的线性度.在频率为900MHz、偏移载波频率为600kHz的情况下,环形振荡器的相位噪声为-108dBc/Hz,功耗为18mW.在与其它环形振荡器的比较中,yynw环形振荡器显示了较好的性能参数.     

RF MEMS压控振荡器的研制及相位噪声特性研究

利用RF MEMS可变电容作为频率调节元件,制备了中心频率为2 GHz的MEMS VCO器件.RF MEMS可变电容采用凹型结构,其控制极板与电容极板分离,并采用表面微机械工艺制造,在2 GHz时的Q值最高约为38.462.MEMS VCO的测试结果表明,偏离2.007 GHz的载波频率100kHz处的单边带相位噪声为-107 dBc/Hz,此相位噪声性能优于他们与90年代末国外同频率器件.并与采用GaAs超突变结变容二极管的VCO器件进行了比较,说明由于集成了RF MEMS可变电容,使得在RF MEMS可变电容的机械谐振频率近端时,MEMS VCO的相位噪声特性发生了改变.     

一种射频接收芯片中的低相位噪声压控振荡器

本文介绍了一种适用于ASK幅移键控接收器芯片中锁相环电路,集成于芯片内的LC压控振荡器,它的LC振荡电路采用了一种增强型的特别结构。芯片采用锁相环电路来产生本振信号。接收器通过它工作在290MHz到470MHz的ISM频段。锁相环中的VCO采用了差分对结构的LC压控振荡器结构,在1V到5V的控制电压下能产生290到470的可调频率,输出功率为2.20到2.30dBm。该VCO采用了增强型结构的LC振荡电路以得到更高的Q值来减小相位噪声,采用这种特殊结构,它能在433MHz载波的100kHz偏移范围内实现-99.7dBc/Hz的相位噪声。与普通LC振荡电路结构相比,该结构能使VCO相位噪声减小3dBc以上。且由于该电路由较少的有源器件组成,因此该VCO有着非常低的功耗和成本。     

一种用于铷原子钟的低相位噪声压控振荡器

基于相干布局囚禁(CPT)现象研制的原子钟与传统原子钟相比,能够提供更高的时间精度,且有利于原子钟向微型化、低功耗方向发展。在不同种类的CPT原子钟中,铷原子钟应用最为广泛,而其性能的优劣很大一部分取决于自身内部的用于提供微波信号源的压控振荡器(VCO)。基于此,利用高品质因数的同轴谐振器和Clapp振荡电路,首先根据负阻分析法使电路快速起振,并结合虚拟地技术对电路参数进行优化,完成了一个小体积、低相位噪声的3.035 GHz压控振荡器的设计。其相位噪声为-60.49 d Bc/Hz@300 Hz、-73.08 d Bc/Hz@1 k Hz和-97.48 d Bc/Hz@10 k Hz,压控调节灵敏度为12 MHz/V,输出信号的功率为-1.13 d Bm,满足铷原子钟的应用需求。     

一种带有隔离技术的高频压控振荡器

提出一种带有谐振电路隔离技术的电感电容压控振荡器。该技术通过两个三极管将谐振电路和其它电路隔离,减少了谐振电路中等效电容的大小,进而增加了电感电容压控振荡器的振荡频率。提出的电感电容压控振荡器采用华虹NEC的0．181xmSiGeBiCMOS工艺,振荡频率达到12．35GHz。在其它性能相同的情况下,提出的电感电容压控振荡器的振荡频率比典型的电感电容压控振荡器的振荡频率高出20％以上。     

恒定压控增益的宽带CMOS LC VCO的设计

采用SMIC 0.18μm Mixed Signal CMOS工艺设计了恒定压控增益的宽带LC压控振荡器。采用模拟式振幅负反馈的方式,通过模拟电路实现对偏置电流的负反馈控制,同时采用了通过数字控制的单刀双掷开关控制可变电容阵列的调谐,并且对固定电容单元进行开关的方法,从而实现恒定的压控增益且相邻频带之间的频率间隔近似相等。后仿真结果表明,本设计的LC VCO调谐频率范围2.15~3.03 GHz,压控增益在全部频率调谐范围内为70~80 MHz/V,相位噪声在全部频率调谐范围内低于-120.0 d Bc/Hz@1 MHz。     

一种低功耗交叉耦合环形振荡器

通过引入NMOS交叉耦合结构,设计了一种低功耗,低相位噪声的二级环形振荡器.采用TSMC 0.25μm CMOS工艺参数,用Cadence的Spectre软件进行仿真,在3.3V电压下,工作频率可达2G,偏离主频1MHz处相位噪声为-95.6dBc/Hz.功耗为3.2mW.     

CMOS VLSI芯片中的电源总线噪声

本文介绍了ＣＭＯＳ ＶＬＳＩ芯片中电源总线噪声产生机理和对电路正常操作的影响。通过ＶＬＳＩ芯片版图设计技巧和对输出驱动器进行噪声限制,达到对电源总线噪声的有效控制。     

适用于频率综合器的宽带低相噪VCO设计

针对频率综合器在宽调谐范围下相位噪声变差的问题,设计了一款适用于频率综合器的宽调谐范围低相位噪声的压控振荡器;采用180nm BiCMOS工艺,运用可变电容阵列和开关电容阵列实现宽调谐范围;通过加入降噪模块,滤除压控振荡器产生的二次谐波和三次谐波,增大输出振幅,降低相位噪声;并在压控振荡器输出端加入输出缓冲器,降低频率综合器其他器件对压控振荡器的影响;通过Cadence软件对压控振荡器进行仿真,仿真结果表明：调谐电压为0.3~3V,压控振荡器的输出频率范围为2.3~3.5GHz;当压控振荡器的中心频率为3.31GHz时,在偏离中心频率10kHz、100kHz和1MHz处的相位噪声分别为-93.21dBc/Hz,-117.03dBc/Hz,-137.41dBc/Hz,功耗7.66mW;在较宽的频率范围内,取得良好的相位噪声抑制,提高压控振荡器的噪声性能,满足宽带低相噪频率综合器的应用需求。     

2.42 GHz宽带低相噪LC压控振荡器的设计

采用一种基于开关电容阵列(SCA)和电压、电流滤波相结合的电路结构,设计了一个宽调谐范围低相位噪声的互补交叉耦合型LC压控振荡器。利用ADS仿真软件对电路进行仿真,达到了宽调谐、低相位噪声、低功耗的要求。