基于FPGA嵌入式处理器设计和实现合并单元的一种方法

电子式电流/电压互感器已成为变电站自动化系统中十分重要的组成部分。笔者提出了一种利用FPGA上的嵌入式处理器实现合并单元的方法,它利用了MicroBlaze处理器内核,并且使用知识产权内核(IP)来实现各功能模块,完成了合并单元同步、多路数据接收和处理以及以太网通讯等功能,满足了电子式互感器数字接口高速、实时、可靠的要求。实验结果表明,该设计基本满足IEC 60044和IEC 61850对合并单元的要求。     

基于FPGA与ARM的智能合并单元设计

针对智能变电站信息数字化、功能集成化、结构紧凑化的要求,分析了IEC 60044-8、IEC 61850-9-1/2标准对合并单元的定义,在此基础上设计了一种基于现场可编程门阵列(field-programmable gate array,FPGA)与高级RISC微处理器(advanced RISC machines,ARM)的智能合并单元。辅处理器FPGA负责多路数据的同步接收,并集成逻辑判别机制软件实现母线的并列运行和切换;主处理器ARM负责FPGA的实时控制并将采样值按IEC 61850-9-2标准通过以太网发送,采用预配置采样值控制块实现采样值传输模型的灵活定义,避免了制造报文规范(manufacturing message specification,MMS)映射的实现困难。试验结果表明了设计方法的可行性和正确性。     

基于ARM的电子式互感器合并单元的设计

遵循国际电工委员会标准IEC61850-9-1和IEC60044-8的合并单元(Merging Unit)是电子式电流/电压互感器的重要组成部分.合并单元包括三个功能模块:同步功能模块、接收和处理多通道信号模块、通讯功能模块.本文通过对合并单元功能的简要分析,提出了一种基于ARM微控制器的合并单元实现新方法.该设计基于ARM嵌入式硬件平台,采用μC/OS-Ⅱ为实时操作系统,利用以太网控制器CS8900实现网络接口数据的传输.本文所介绍的合并单元的设计,符合IEC6185和IEC60044-8标准,可用于电子式互感器数字化的输出,具有工程实用价值.     

基于IEC61850-9-2的电子式互感器合并单元的研制

介绍了一种电子式互感器合并单元,该合并单元采用FPGA+DSP的硬件架构。该合并单元利用FPGA的实时性能,保证接收互感器数据以及同步脉冲的实时性;利用DSP的数据计算能力,采用抛物线插值算法,同步各互感器的采样数据。合并单元输出采样数据包目前支持IEC60044-8、IEC 61850-9-1、IEC61850-9-2等标准。IEC60044-8标准的接口为串口,有通信方式落后,通信效率低等缺点;IEC 61850-9-1标准接口为以太网,合并单元与智能设备间采用点对点通信方式,其跨间隔通讯效率低;本合并单元采用IEC61850-9-2标准,采样数据包支持网络传输模式。     

基于IEC61850-9-2的电子式互感器合并单元的研制

介绍了一种电子式互感器合并单元,该合并单元采用FPGA+DSP的硬件架构.该合并单元利用FPGA的实时性能,保证接收互感器数据以及同步脉冲的实时性;利用DSP的数据计算能力,采用抛物线插值算法,同步各互感器的采样数据.合并单元输出采样数据包目前支持IEC60044-8、IEC 61850-9-1、IEC61850-9-2等标准.IEC60044-8标准的接口为串口,有通信方式落后,通信效率低等缺点;IEC 61850-9-1标准接口为以太网,合并单元与智能设备间采用点对点通信方式,其跨间隔通讯效率低;本合并单元采用IEC61850-9-2标准,采样数据包支持网络传输模式.     

采用FPGA&DSP实现电子式互感器合并单元

一次电子式互感器与变电站实现数字化连接主要通过合并单元来实现.为此,介绍了电子式互感器数字输出接口的重要组成部分-合并单元的定义及其组成,分析了合并单元的功能特点进而提出了一种以FPGA和DSP构架的合并单元实现方案;使用FPGA实现了合并单元的同步功能,并利用FPGA由用户定制专用硬件电路的高速、并行处理能力以及DSP的数字运算、控制能力,将两者互相补充,实现了12路数据接收、处理、以太网通讯的功能.利用此方案实现的合并单元满足了电子式互感器数字接口高可靠性、强实时性、多任务的要求.合并单元的校验方法和实验结果验证了此方案的可行性.     

采用FPGA&DSP实现电子式互感器合并单元

一次电子式互感器与变电站实现数字化连接主要通过合并单元来实现。为此,介绍了电子式互感器数字输出接口的重要组成部分—合并单元的定义及其组成,分析了合并单元的功能特点进而提出了一种以FPGA和DSP构架的合并单元实现方案;使用FPGA实现了合并单元的同步功能,并利用FPGA由用户定制专用硬件电路的高速、并行处理能力以及DSP的数字运算、控制能力,将两者互相补充,实现了12路数据接收、处理、以太网通讯的功能。利用此方案实现的合并单元满足了电子式互感器数字接口高可靠性、强实时性、多任务的要求。合并单元的校验方法和实验结果验证了此方案的可行性。     

基于FPGA的电子式互感器智能合并单元研制

在介绍合并单元服务器模型的基础上,描述了一种基于现场可编辑逻辑门阵列（FPGA）的电子式互感器智能合并单元的具体实现方法。根据FPGA的模块化编程和多任务处理的特点,该方法在单片FPGA内实现采样脉冲同步,数据采集,采样值处理,以及以太网控制芯片驱动和数据帧发送。本合并单元能够传输符合IEC61850-9-1和IEC61850-9-2规约的数据帧,两种数据帧的传输可以根据实际需要进行切换。运用MMS Ethereal软件对本合并单元发送的数据帧进行捕获和分析,结果表明该合并单元具有较高的灵活性和较强的实用价值。     

基于实时Linux的合并单元同步采样测试装置研制

同步采样测试包含了数据同步测试与采样值精确度测试两个方面,是合并单元最重要的指标之一。在分析了合并单元同步采样测试的现状与存在的技术难点的基础上,介绍了一种基于实时Linux系统结合FPGA实时子系统、接口信号可扩展的合并单元同步采样测试装置的具体实现方法。该方法将FPGA的普通I/O管脚构成一个信号接口总线,通过读取信号接口板的I2C总线EEPROM保存的信息,来分配FPGA管脚的功能,从而实现接口信号的可扩展性,满足合并单元输入输出信号灵活多变的需求。同时,FPGA实现了采样值报文的接收,记录报文接收时标,采样值报文的生成与发送以及模拟MII接口直接与PHY通信等功能。结果表明,本测试装置能准确反映合并单元的数据同步精度、采样值精度,具有较强的实用价值。     

基于FPGA的合并单元数据接收及处理模块的实现

合并单元作为电子式互感器与变电站间隔层设备接口的重要组成部分,主要用于同步接收多路电子式互感器输出的数字信号以及将处理后的数据按标准规定的格式发送给间隔层设备。提出了一种基于FPGA（现场可编程逻辑门阵列）构架的合并单元数据接收及处理模块的实现方案。以FPGA为处理器,能可靠地实现对多路电子式互感器输出信号的同步接收、循环冗余校验（CRC）、排序、滤波、数字积分等功能。