H.264视频解码器的ASIC实现及其中的熵解码

H.264标准是具有极高压缩率、较强的抗误码特性、开放的性质的最新国际标准.开展对其相关领域的研究无论是在知识产权方面还是在经济效率方面,都有很重要的意义.其中熵解码部分是很重要,也是很难于解决的部分.本文仅对熵解码中的Exp_golomb（Exponential Golomb）部分做一介绍,并给出一种硬件实现方法.     

AVS和H.264编解码性能的比较

从客观的统计误差计算和主观的视觉感知实验两个方面对AVS和H.264标准进行编码效率的比较,并从编码算法角度初步分析两种标准在相同视频序列条件下产生图像质量差异的原因.     

基于H.264的Exp-Golomb解码器ASIC设计

本文设计了一种适用于H.264标准的Exp-Golomb硬件解码器,通过在电路设计中采用桶形移位器、首一检测器等关键单元,实现了码长的快速检测和码流的连续处理,单个时钟周期内可解一个句法元素,有效减少了硬件资源的损耗。     

AVS与H．264关键技术对比

H．264是一种高性能的视频编解码技术。目前国际上制定视频编解码技术的组织有两个．一个是“国际电联（ITU—T）”．它制定的标准有H．261、H．263、H．263＋等,另一个是”国际标准化组织（ISO）”它制定的标准有MPEG—1、MPEG-2、MPEG-4等。而     

H.264指数哥伦布码解码部件的硬件设计和实现

提出了一种针对H.264视频编码标准的变长码-指数哥伦布码解码的硬件设计结构,对传统的桶形移位器进行优化,主要采用基于PLA的并行解码算法以达到实时解码,同时辅助使用串行解码算法降低硬件资源消耗,保证在能够对符合H.264标准baseline Profile的码流实时解码的基础上优化了电路资源,给出实现该硬件结构对应的FPGA仿真结果及其ASIC硬件规模.     

一种支持H.264与AVS的高效环路滤波器设计

提出一种高效的多模环路滤波器,支持H.264 BP/MP/HP和AVS的视频解码.为实现H.264和AVS滤波结构的复用,对宏块中需要滤波的边界作了修正;使用新颖的混合滤波顺序和宏块分割策略,提高数据的重用率,减小片上缓存;采用并行流水处理等技术提高数据吞吐量.使用65 nm的CMOS工艺库,在200 MHz的工作频率...     

基于H.264/AVC和AVS的视频解码芯片系统结构设计

对H.264/AVC和AVS的宏观算法和局部异同点进行了分析,提出了基于H.264/AVC和AVS的视频解码器芯片系统结构,以满足高处理能力和高吞吐量的要求.在此结构中,将混合视频编码框架分为5个处理核,各处理核通过不同参数的设置来实现相应标准的处理过程,实现硬件的可重用.采用多级混合的流水线结构,充分利用视频处理任务级的并行性,提高处理的吞吐量.采用3级的存储器系统结构,并对存储器结构的3个层次分别进行优化,有效提高了数据访问的效率核并行度.     

H.264解码器的系统设计及CAVLC的硬件实现

设计了一种软硬件协同处理的H.264解码器系统方案,基于该方案给出CAVLC解码模块的硬件实现结构,采用有限状态机实现解码的流程控制,并对其查表部分进行优化.验证结果表明,在尽量降低硬件资源损耗的基础上,该方案能满足H.264基本框架4CIF格式图片30 f/s(帧/秒)实时解码的要求.     

基于H.264解码器的软件优化

为提高应用于移动终端的视频解码器的解码速度,根据DSP-BF533的特点,给出一个新型的优化方案,把解码执行程序分成数据解码和准备、高级解码、DMA 3个软件模块,按照一定的规则并行执行以上3个模块,显著提高图像解码速度.     

桶形移位器在AVS熵解码器中的应用及仿真

AVS视频解码器作为一种媒体解码器,对实时性有较高的要求,这就要求解码器有较快的解码速度.针对这一技术需要,在AVS熵解码器的设计中,提出了一种用于码流截取的桶形移位器的设计方案.采用Verilog HDL语言进行设计和仿真,实现了码流的正确截取.本设计方案通过采用累加器和移位器的组合来实现数据传输,考虑了解码时延不同...     

H．264高清视频解码器中参考数据的获取及其硬件实现

提出了一种在H.264高清视频解码芯片设计中读取参考图像数据并用于运动预测的硬件实现方法。硬件设计是基于块尺寸可变的运动预测，根据一种确定的参考图像存储方式，在得到当前块的所有运动预测信息后，实现了运动预测中用于插值运算的参考数据的快速获取，并尽可能节省访问外部RAM的次数与时钟周期，以满足整个设计工程的需要。     

基于快速预测映射的H.264到AVS转码

对H.264和AVS标准进行了比较,在总结几种通用的模式和运动矢量复用方法基础上,提出一种更简单也略微提高效率的H.264到AVS的快速预测转码方案,可有效降低算法复杂度.实验证明,此转码方案可以在PSNR损失极少的前提下提高编码效率.     

基于DXVA的多路H.264高清视频解码器的实现

设计了一种基于微软DXVA接口的H.264多路高清视频解码器。定义了代表解码器和GPU的数据结构,通过调用定义的解码函数接口,可使解码器用在各种视频播放器中。实验证明,所设计的解码器在进行多路高清解码时无论解码速度还是CPU的占用率都比传统的软件解码器有很大的性能提升。     

H.264实时软件解码器的实现

对H.264测试模型JM8.4进行优化和改进.从分析模型结构入手,对解码流程进行调整.针对函数模块的耗时情况,采用SIMD技术对重要解码函数进行改写,使解码速度提高,在主流的PC机上可以对VGA和cif格式的H.264序列实时解码.     

H.264解码器FPGA实现中的USB下载接口设计

本文介绍了如何利用USB接口为H.264解码器FPGA验证平台提供文件下载功能,并根据H.264解码器的特点分别从硬件设计、FPGA固件设计、USB驱动程序设计和USB应用程序设计四个方面对该系统的结构和功能进行了阐述.     

H.264/AVC解码器芯片应用简介

介绍了目前市场上一些主流的支持H．264视频解码的芯片，比较了他们的特性和应用，并简述了自行开发的应用于移动视频领域的H．264视频芯片，指出了移动视频芯片开发的必要性和今后发展趋势。     

AVS1-P7与H.264关键技术及性能比较

AVS1-P7是中国最近自主制定的数字音视频编解码系列标准(AVS)中的第七部分移动视频编码标准.本文详细论述了AVS1-P7和H.264采用关键编码技术的异同,给出了两者的性能比较,分析和探讨了AVS1-P7的应用前景、当前存在的问题和进一步研究方向.     

H.264和AVS编码在地面数字电视广播系统的应用

介绍了H.264和AVS两种先进信源编码方式在地面数字电视广播系统中的应用,提出了一种在现有的MPEG-2编码系统中同时实现H.264和AVS码流混合传输的方法,并实现了终端接收.     

AVS视频解码器的PC实现

本文主要介绍了AVS视频解码的关键技术及解码原理。针对AVS视频解码器开源代码RM52J_r1解码效率相对低下的问题,根据该开源代码设计了新的AVS解码器。实验结果表明,在保证解码质量的前提下,解码速度有了很大的提高,基本上能达到实时解码的要求。     

H.264解码器的设计与优化

介绍了一种H.264(JVT)解码器的软件设计及其优化方法。以H.264测试模型jm50c为参考重新设计H.264解码器，为解码器的设计及优化提供了一种方法。试验结果表明，本方法与jm50c相比，解码速度提高了10-25倍。