系统芯片设计中的可复用IP技术

可复用IP技术是系统芯片(SOC)设计业的关键技术之一,IP复用能够提高SOC的设计效率,缩短生产周期.鉴于此,论述了IP的基本概念与分类、IP模块的设计和基于IP复用技术的SOC设计过程,并讨论了IP设计与应用中的一些要点,如IP模块的接口、IP的产权保护和IP的选用等.     

IP核的复用设计

作为SOC技术的关键,可复用的IP核成为设计者迎接这个挑战的有力武器。IP核的复用技术已经制订了一系列的工业标准和数据格式,相信它必将成为2000年初芯片设计工业的强大动力。     

IP核的复用设计

作为SOC技术的关键,可复用的IP核成为设计者迎接这个挑战的有力武器。IP核的复用技术已经制订了一系列的工业标准和数据格式,相信它必将成为2000年初芯片设计工业的强大动力。     

基于多IP核复用SoC芯片的可靠性研究

多IP核复用技术在SoC芯片设计中得到广泛应用，一方面带来设计效率的提高，另一方面由于各类IP核质量参差不齐也造成SoC芯片可靠性的降低，本文着重从微处理器可靠性、IP核通信可靠性、IP核状态检测等方面对多IP复用SoC的可靠性进行了研究。     

家庭网关SOC高效BIST设计

家庭网关是家庭信息化的关键设备，随着以IP核复用为基础的SOC设计技术的发展，片上存储器的使用变得越来越普遍．存储器在SOC系统中占有很重要的位置，同时，其面积在整个系统芯片中的比重也相当高，在家庭网关SOC的MBIST设计中，我们采用了高效的测试矢量生成算法，同时MBIST支持全速模式及异步诊断，取得很好的设计效果。     

业界风云

业界热点IC专项位列“十五”12科技项目之首科技部日前在京宣布，总投资达200亿元的“十五”期间12个重大科技专项已经正式批复启动实施，其中“超大规模集成电路和软件重大专项”位列榜首。我国将力争在2010年左右成为集成电路设计生产大国。　在集成电路方面，项目将重点突破高性能CPU设计开发的核心技术，掌握以自主CPU为核心的系统芯片开发平台技术；建立国家级的IP核库，掌握与国际接轨的自主知识产权的IP核的开发、管理和应用技术；自主开发一批示范性SOC关键芯片；突破超深亚微米IC设计、IP复用、软硬件协同设计、关键工艺模…     

具备兼容性和层次性的SOC测试控制结构设计

IP核的集成问题是SOC设计的关键,测试集成更是无法回避的难题.因此,灵活高效的测试控制结构成为SOC可测性设计的重要研究内容.文章分析了IEEE Std 1149.1对传统IC芯片内部和外部测试的整体控制能力;剖析了IEEE Std 1500TM对嵌入式IP核测试所做规定的标准性和可配置性.在此基础上,提出了一种复用芯片级测试控制器的测试控制结构,该结构能兼容不同类型的IP核,并且有助于实现复杂SOC的层次性测试控制.     

软硬件协同验证方法的研究

摘要：本文是基于做项目实践时,对SOC的各个模块的验证中采用的软硬件协同验证方法进行研究,与传统的验证方法进行对比,得出这种验证方法的优点。SOC芯片不仅在规模上与传统的芯片有着很大的差别,而且在设计验证方法上也有着本质的不同。在SOC的设计中,大量的采用IP复用技术^[1],不仅包含大量的硬件电路设计,而且包含了相当部分运行在嵌入式处理器上的软件需要设计,也就是说为了确保软件和硬件能够很好的协同工作,SOC验证中要同时考虑硬件和软件的验证。这种情况促进了SOC设计方法和验证方法产生了巨大的变更,软硬件协同设计和验证的技术应运而生。     

实现测试复用的SOC设计中的测试结构

在系统芯片SOC(system on a chip)设计中实现IP核测试复用的芯片测试结构一般包含两个部分：1)用于传送测试激励和测试响应的片上测试访问机制TAM;2)实现测试控制的芯片测试控制器。文章分析了基于测试总线的芯片测试结构,详细阐述了SOC设计中测试调度的概念,给出了一种能够灵活实现各种测试调度结果的芯片测试控制器的设计。     

SOC技术及系统级低功耗设计

介绍了SOC设计中的IP核可复用技术、软硬件协同设计技术、SOC验证技术、可测性设计技术以及低功耗设计技术。对SOC低功耗设计中的瞬态功耗优化、平均功耗优化以及功耗的物理来源、电容充放电功耗、短路功耗、静电漏电功耗进行了分析。并对典型SOC设计中采取降低芯片和封装电容、降低电源电压,达到降低功耗的技术进行了研究。最后对系统级功耗设计中的电源系统低功耗设计、工作系统低功耗设计进行了探讨。     

IC设计技术中的IP核互连

随着IC设计复杂度的不断提高,在SoC中集成的IP核越来越多,基于片上总线的SOC设计技术解决了大规模集成电路的设计难点,但是片上总线的应用带来了可扩展性差、平均通信效率低等问题。近几年来,将英特网络中分层互连的思想引入到SOC设计中IP核的互连上来,提出了全新的集成电路体系结构——片上网络（NOC）,NOC从多处理体系结构、消除时钟树以节省资源、实现并行通信等几个方面,展示了优于总线结构的本质和特性,成功地解决了SOC设计中存在的问题。     

多核共享存储控制器中AMBA-AHB总线接口的设计

在基于IP复用的SOC设计中,片上总线作为SOC系统集成的互连结构,负责各种移植IP之间的正常通信.片上总线作为各设计模块通信的桥梁,成为了SOC设计中的关键问题.基于AMBA Rev2.0 AHB-Lite 总线协议,通过在存储控制器与AHB总线之间设计AMBA接口,实现系统专用网络据数处理引擎PE与嵌入式通用处理器...     

SOC设计的软硬件协同验证研究

软硬件协同验证是SOC的核心技术.通过分析SOC验证方法与软硬件协同验证技术,提出C与平台相合的协同验证方法.该方法是在系统级用SystemC确定SOC系统的体系框架、存储量大小、接口IO与验证软件算法的可行性、有效性、可靠性.在硬件设计中,利用验证可重用的硬IP和软IP快速建立SOC系统,并把核心IP集成嵌入进SOC系统中.在软件设计中,利用成熟的操作系统与应用系统来仿真验证SOC芯片的功能与性能.该方法应用于一个基于ARM7TDMI的SOC设计,大大缩短了验证时间,提高了验证效率与质量.     

IC设计技术中的IP核互连

随着半导体器件和互连线尺寸的不断缩小,越来越多的关键设计指标--性能、抗扰度等,将受到互连线的严重影响。而在SOC设计过程中,最具特色的是IP核利用技术,随着集成的IP核越来越多,基于片上总线的SOC设计技术带来了一些问题。近几年来,将Internet网络中分层互连的思想引入到SOC设计中IP核的互连上来,提出了全新的集成电路体系结构NOC,NOC从多处理体系结构、消除时钟树以节省资源、实现并行通信等几个方面,展示了优于总线结构的本质和特性,成功地解决了SOC设计中存在的问题。     

基于虚拟插件的SOC内核互连方法的研究

传统的IC设计方法已无法适应新的片上系统（System On a Chip,SOC）设计要求,需要根本的变革,即从以功能设计为基础的传统IC设计流程转变到以功能整合为基础的SOC设计全新流程。SOC设计以IP的设计复用和功能组装、整合来完成。随着以IP核复用为基础的SOC设计技术的发展,在实际设计时如何有效地对众多IP供应商提供IP核进行有效互联的问题日益受到重视。文章基于标准的接口协议——虚拟元件接口（VCI,Virtual Component Interface）,探索了一条快速、简便、稳定且易于验证的SOC内核互连的方案。     

片上系统中的I P复用

IP（Intellectual Property)复用技术是提高片上系统设计效率、缩短设计周期的一个关键。本文简要介绍了IP产生的原因、IP的概念与分类,分析了可复用IP的设计流程及相关工具,探讨了片上系统设计中的IP复用以及当前面临的主要问题,最后指出了IP的市场前景和未来发展趋势。     

WLAN SOC芯片BX501的FPGA验证平台设计与实现

系统芯片（SOC）设计是以模块复用和软硬件协同设计为基础，基于FPGA的验证平台是一种有效的验证途径。文章讨论了WLANSOC芯片BX501的验证平台的两种实现方案，介绍了采用Xilinx Virtex-Ⅱ系列FPGA的设计实现；同时对SOC设计的FPGA验证问题进行了分析和探讨。     

IP模块设计:实例研究

设计能力和硅芯片所能提供的集成能力增长差距的扩大阻碍了片上系统的有效开发 ,为此必须提高设计人员的设计能力 ,降低产品开发周期和成本。设计的重用是提高设计能力的有效方法。文中通过实际 IP模块的设计 ,分析研究了如何开发高质量的可重用 IP模块。     

嵌入式UART的设计及FPGA验证

随着微电子技术的发展,IP核成为SOC IC设计技术的关键;UART(通用异步收发器)作为输入/输出系统中重要的基本组成部分,设计其IP核并嵌入SOC系统中具有十分重要的应用意义。采用自上而下的设计方法,设计系统各模块并集成、仿真,最后在Xilinx ISE 9.1i开发环境下进行了综合、仿真和FPGA器件下载进行硬件实现、验证。结果表明设计正确,功能稳定、可靠。UART IP核能很好的应用到SOC中去,具有很高的使用价值。