数字心率计的FPGA设计与实现

数字心率计的测量准确度和性价比是衡量其性能的重要指标,为提高其性能指标,首先设计了高精度的模拟电路,抑制了心率信号采集处理过程中的干扰,得到了明显突出的脉冲心率信号。然后重点设计了基于先进FPGA技术的数字系统,设计中采用了有效方法,解决了瞬时心率计算如何节省FPGA资源的难题,实现了FPGA优化设计。通过对心率计的综合仿真,验证了系统设计的有效性和可行性,成功地用到了FPGA芯片中。心率计的设计实现了瞬时心率、平均心率的测量。经仿真证明,各种心率状态显示和报警等。为数字心率计FPGA的设计提供了技术依据,降低了成本和功耗,具有高性价比,符合功能要求。     

基于FPGA的直接数字频率合成器的设计

直接数字频率合成是一种新的频率合成技术,介绍了利用Altera的FPGA器件实现直接数字频率合成器的工作原理和电路设计方法,并利用FLEX器件实现了DDS电路。     

一种基于FPGA的数字下变频设计

对数字下变频理论进行了分析,研究了各模块的实现并在Matlab下完成了分析和仿真,讨论了使用FPGA完成各模块的方法,最后使用Altera的集成工具DSP builder和IP核完成整个系统的的实现。     

基于FPGA的脉冲信号数字滤波器设计

针对脉冲信号常常叠加有干扰信号的问题,设计两种脉冲信号数字滤波器来滤除干扰信号,通过QUAR-TUS Ⅱ 9.0软件平台对滤波效果进行仿真.实验结果表明,相比于一般实现脉冲信号数字滤波的方法,基于FPGA的脉冲数字滤波器具有速度快、精度高、灵活性好、集成度高、可靠性强等优点.     

基于FPGA的误码率测试仪的设计与实现

本文提出了一种使用FPGA实现误码率测试的设计及实现方法。该设计可通过FPGA内建的异步串行接口向主控计算机传递误码信息。也可以通过数码管实时显示一段时间内的误码率。文章先介绍了系统构成和工作流程，然后重点分析了关键技术的实现。     

基于FPGA的数字磁罗盘开发

针对电子罗盘的定位导航应用,开发了一种基于现场可编程门阵列(FPGA)作为微控制器的数字磁罗盘,具有成本低、速度快、功耗小的优点。FPGA负责完成对数字磁阻传感器和数字加速度计的数据采集、方位角计算、LED显示以及串口输出等处理。对罗盘的误差来源进行了分析,重点对其中的硬干扰误差进行了补偿修正。为了验证设计效果,对数字磁罗盘实物进行了测试,测试结果表明:磁罗盘在进行误差补偿后,精度范围能够达到1°～2°左右,且长期运行时稳定,可适用于普通导航领域。     

基于FPGA的三角函数数字发生器设计

系统而严格地论证与实现了一个基于FPGA与直接数字式频率合成技术的三角函数正弦数字信号发生器,首先介绍了DDS技术的发展历史及其在无线通信系统中的重要作用,接下来阐述了它的工作原理、系统结构,以及理论上的可行性与正确性,最后给出了其实际设计过程、RTL结构图与仿真波形测试结果。     

基于频谱分析的电机故障监测仪硬件研究及FPGA设计

提出了基于知识产权核(IPCore)的快速傅里叶变换(FFT)实现方案,以解决传统电动机故障诊断的非实时性问题。整个设计利用ALTERA公司提供的DSP Builder和QUARTUS Ⅱ 6.0开发软件,根据频谱分析的原理,采用先进的层次化设计思想,利用FFT处理器设计了一种适合在FPGA器件上实现的频谱分析的实用电路,使用一片FPGA芯片完成了整个频谱分析系统的电路设计。整体设计经过时序仿真和硬件仿真,运行速度达到50 MHz以上。结果表明该方法具有设计简单、快速、高效和实时性好等优点,具有一定的通用性和灵活性。     

基于FPGA的高速磁浮列车悬浮间隙测量系统

针对长定子直线同步电机驱动的高速磁浮列车,介绍了一种悬浮间隙测量系统的实现方法,并进行了实验验证;基于电感式传感器理论,该项技术利用新型数字逻辑器件FPGA,实现对高速磁浮列车悬浮间隙的精确测量,检测精度可达0.1 m,满足了悬浮间隙测量系统的要求.     

基于FPGA的数字锁相环设计

介绍了一种应用VHDL语言设计数字锁相环的设计方法,阐明其基本工作原理和设计思想,给出了系统主要模块的设计过程和仿真结果;用可编程逻辑器件FPGA予以实现。该方案提高了DPLL的快速锁定性能,同时保证了锁定精度。     

基于FPGA消息识别和过滤的1553B总线监视器的设计

在1553B总线应用中,总线消息的识别和过滤是总线监视器（BM）的扩展功能,在很多工程应用中具有非常重要的意义,尤其在高负荷实时通信中,总线上数据量庞大,给系统设计带来很大困难。在研究1553B总线协议的基础上,提取了消息分类的特征信息,设计了基于FPGA的具有信息识别和过滤功能的BM。该BM根据1553B总线消息特征进行消息识别,从而将总线上传输的信息处理成有意义的数据块;在此基础上,按照一定的策略进行消息过滤,仅保留过滤后的信息,从而降低总线负荷。采用VHDL语言、有限状态机技术和模块化设计,进行BM的开发,并通过仿真验证和硬件综合,测试结果表明本文设计的BM达到了设计目的。     

基于软件无线电的零中频数字接收机研究

本文介绍了一种基于多相滤波正交化处理的零中频数字接收机的设计方案。这种接收机采用软件无线电的体系结构,即在一个通用的硬件平台上,通过安装软件来实现接收调幅信号(AM)的通信功能。来自天线的信号经过射频(RF)处理和变换,由宽带A/D数字化,然后通过可编程逻辑门阵FPGA模块实现所需的信号处理,而后将处理后的数据经D/A转换后送至用户终端。     

基于FPGA的多功能数字钟设计

本文介绍了利用EDA技术自顸向下的设计方法,提出了一个多功能数字钟的设计方案,采用Veilog HDL语言设计了数字钟系统的各个模块,在QuarnlsⅡ开发平台下进行了编译、仿真、下载,实现了基本计时显示和设置、调整时间、闹钟和秒表功能。     

基于蓝牙4.0的微型核辐射剂量计设计

针对目前个人核辐射剂量监测手段便携性差、实时性较差和持续监测能力不足等问题,设计了一种基于蓝牙4.0模块的微型低功耗核辐射剂量计;系统使用计数管探测辐射粒子,充分利用了MSP430混合信号处理器和蓝牙4.0模块的低功耗特性,体积小巧、续航能力强、运行稳定可靠;该剂量计配合手机APP即可单独使用,又可多台组网使用,可为人员提供持续可靠地实时剂量率监测和个人剂量分析,在核工业及核医学个人防护领域具有广阔的应用前景。     

基于FPGA的数字移相信号发生器设计

本文介绍基于FPGA和DDFS技术,应用Altera公司的FPGA开发工具DSP Builder设计数字移相信号发生器,该数字移相信号发生器的频率、相位、幅度均可预置,分辨率高,精确可调.且可分别用作两路独立的信号发生器使用.     

基于FPGA数字移相信号发生器设计

根据直接数字合成器的基本原理,给出了基于FPGA的直接数字合成器的设计与实现,利用FPGA有效地扩展了输出波形的频率范围,实现了数字移相信号发生器.该信号发生器主要采用了直接数字合成器、直接存储器存取、数字移相和数字调幅等枝术,对传统的模拟移相不能实现任意波形的移相的缺点方便进行了改进和优化.     

基于FPGA的高速数字相关器设计

在数字通信的数据传输过程中,需要保持数据在传输过程中的同步,因此要在数据传榆过程中插入帧同步字进行检测,从而有效避免发送数据和接收数据在传输过程中出现的异步问题.文中提出了一种采用流水线技术、基于FPGA设计高速数字相关器的方法.仿真结果表明设计方案是可行的.     

基于FPGA的数字调频发射机设计

基于软件无线电的数字调制式发射机具有模拟调制无可比拟的优点。本论文讨论了如何利用现场可编程器件FGPA,在遥测系统中实现了DDS＋PLL＋SSB模式的数字调制发射机。     

基于FPGA的IIR数字滤波器的设计与实现

介绍一种使用二阶节级联方法在FPGA上实现任意阶数的IIR（无限脉冲响应）数字滤波器的原理和方法。首先在Matlab软件的Simulink仿真工具箱上设计了符合要求的滤波器,进一步通过VerilogHDL硬件描述语言加以描述,最后在Altera公司的QuartusⅡ软件上实现了IIR滤波器的设计、综合和仿真。这种设计方案的选择使得最终的设计产品具有更好的灵活性和适应范围。