共查询到20条相似文献,搜索用时 31 毫秒
1.
刘庭华 《计算机研究与发展》1965,(9)
读电路 (一)概述数字磁记录装置的读出过程就是纪录信息的磁性载体经过读出磁头产生电脉冲信号。由于读出过程是弱磁场作用于读出线圈,故有人,把这一过程作为线性系统处理。利用互易原理(Reciprocity principle)及迭加原理(Superposition principle)研究出了记录磁场的静态分布与读出电压波形 相似文献
2.
3.
针对CMOS图像传感器中相关多采样(correlated multiple sampling, CMS)技术在抑制噪声的同时使读出速度受影响的问题,设计了低噪声读出电路。读出电路采用列共用多采样技术,能够在不影响读出速度的情况下,抑制时域噪声和列固定模式噪声(Fixed Pattern Noise, FPN),改善CMOS图像传感器的成像质量。列共用多采样技术采用开关控制读出电路和像素的连接关系,以多列共用的读出电路对像素依次进行时序错开时间缩短的多次采样,完成所有像素量化的总时间保持不变。基于列共用多采样技术读出电路的降噪效果在110nm的CMOS工艺下进行了仿真和验证。随着采样数M从1到4变化,读出时间没有增长,瞬态噪声仿真得到整个读出链路的输入参考噪声从123.8μV降低到60.6μV;加入列FPN进行仿真,输入参考失调电压由138μV降低到69μV。 相似文献
4.
5.
6.
本文对单极头垂直磁记录系统的读出过程进行了计算机仿真。分析了头盘结构参数对垂直磁记录的读出过程的影响。 相似文献
7.
本文认为孤立垂直磁化介质中存在退磁场,并建立了近似的教学模型,推导了读出波形电压表达式。分析了头盘结构参数对读出过程的影响。 相似文献
8.
低温红外面阵读出电路中的高性能缓冲器设计 总被引:1,自引:0,他引:1
使用chrt 0.35μm 3.3V CMOS工艺设计了用于制冷型红外面阵读出电路的高性能输出缓冲器,该缓冲器能在红外读出电路5M/s的读出速度下驱动约25pF的负载电容,在输出幅度为2V的条件下,建立时间为40ns,平均功耗为3.94mA。给出了修改chrt 0.35μm后的模型参数的仿真结果与最后的测试结果,基本满足红外读出电路的设计要求。 相似文献
9.
采用单管和一个存储电容组成的MOS动态存储器的单元面积可以在2平方密耳以下。有用的读出信号非常小,通常采用平衡读出。在确定总面积、价格、性能和测试难度的时候,这种读出放大器和芯片上除存储矩阵之外的电路就变得越来越重要了。本文讨论了一个实际的4K随机存储器(RAM)设计中所用的一些关键的外围电路,该设计着重考虑了这些因素。在组成所用的读出放大器时,设计了“边缘校验”的可能性,它可以用来测试单元的存储电平和读出放大器的偏移,以此来保证存储器中适当的信号余量。 相似文献
11.
12.
本文对环形头垂直磁记录系统的读出过程进行了计算机仿真。分析了头盘结构参数对垂直磁记录的读出过程的影响,同时也绘出了该系统的频谱曲线。 相似文献
13.
朱钢纯 《计算机研究与发展》1964,(7)
字选择存贮器中数位线和与之相邻的读出线之间的耦合是存贮器设计者十分关心的一个现象。在很多情况下,如果不设法减少数位线和读出线之间耦合的影响,在写周期时读出线中所感应的数位噪音足以使读出放大器饱和及阻塞。本文提出一种消除读出放大器输入端噪音的方法,这种方法利用二平行传输线之间的耦合所固有的方向特性。 相似文献
14.
辻出彻 《计算机工程与应用》1970,(6)
最近,由于信息量不断增加,对计算机的大容量化、高密度、高速化、低成本的要求越来越高。为此,除了使用写入和读出重复性几乎相同的暂存器外,还研制成了只读存贮器,其用途是把固定信息多次重复读出,目前这种存贮器颇受重视。只读存贮器的特点是,写入时间此读出的取数时间长,写入用的外围电路简单,所以其造价低,而且由于只读出,故可缩短运算时间。只读存贮器不仅可做为数字表 相似文献
15.
16.
在数字磁记录读出信道中,采用脉冲压缩方法是减少脉冲拥挤、提高位密度和可靠性的一种有效技术途径。鉴于数字磁记录系统的实际读出脉冲总是或多或少地存在不对称性,故本文对一种既能适应对称读出脉冲、又能适应不对称读出脉冲的无反射型会弦均衡器进行了分析研究,介绍了它的设计考虑和调整方法,并给出了它在磁盘上的试验数据。结果表明,在读出脉冲不对称时,它能获得比反射型余弦均衡器更好的均衡效果。 相似文献
17.
18.
非破坏读出与破坏读出相此,有两个基本优点:①缩短工作周期;②提高可靠性。关于非破坏读出磁膜存贮器有的已经制出,有的正在实验,其中已经成功实现了的有雷明顿—兰德公司所制的 UNIVAC 双心存贮器(BICORE ME-MORY)。现将这些方案的原理和结果介绍如 相似文献
19.
20.
1.引言在选择大容量高速存贮器的记忆元件、驱动钱路和读出线路的时候,需要在技术和经济两方面取得平衡。作者认为,简化读出线路会明显地影响这种平衡。本文将介绍关于这种线路速度、灵敏度、尺寸等的极限的研究工作情况。通常,读出线路包括一个放大器、一个门和一个触发器。如果在读出被选记忆单元的过程中要破坏所存信息,则在被选单元回到它的原始状态时,读出线路也必须起暂时记忆的作 相似文献