首页 | 本学科首页   官方微博 | 高级检索  
相似文献
 共查询到14条相似文献,搜索用时 133 毫秒
1.
谢磊  魏蛟龙  朱光喜 《通信学报》2011,32(6):172-176
介绍了一种基于FSM(finite state machine)的生成一致性测试序列的改进算法,该方法混合了UIO(unique input/output)方法和T方法,UIO方法的测试能力优于T方法,但是生成的测试序列的长度较后者要长一些。实验结果表明,本改进方法的能力与UIO方法相同,并且测试序列的长度接近于T方法。  相似文献   

2.
基于蚂蚁算法和遗传算法的时序电路测试生成   总被引:3,自引:0,他引:3  
为提高时序电路的测试生成效率,该文提出一种新的基于蚂蚁算法和遗传算法的时序电路测试矢量生成算法.针对国际标准时序电路的实验结果表明,该交叉算法既充分发挥了两种算法的优点,又克服了各自的缺点,与其它同类测试生成算法相比,获得了较好的故障覆盖率和测试集.说明采用蚂蚁算法和遗传算法的交叉算法是成功的.  相似文献   

3.
为了实现时序电路状态验证和故障检测,需要事先设计一个输入测试序列。基于二叉树节点和树枝的特性,建立时序电路状态二叉树,按照电路二叉树节点(状态)与树枝(输入)的层次逻辑关系,可以直观和便捷地设计出时序电路测试序列。用测试序列激励待测电路,可以验证电路是否具有全部预定状态,是否能够实现预定状态转换。  相似文献   

4.
用于协议一致性测试序列生成的状态规范化算法   总被引:3,自引:0,他引:3  
倪群  苏彤 《通信学报》1997,18(2):75-82
这篇论文提出了一种方法,把EFSM描述协议的广泛性和FSM测试序列生成方法的成熟性有机的结合起来,较圆满地解决了测试序列的可执行性、观察性、控制性问题,同时兼顾了数据流和控制流的全面测试。这种方法是基于两边靠拢的思想,一方面将非确定性的EFSM向确定性的DFSM规范化,另一方面修改FSM的测试序列生成算法,使之能够同时测试数据流,也即能够处理输入、输出原语的参数问题。在本文中讲述了第一步的工作,提出了由EFSM到DFSM的规范化算法和其概念的严格定义,建立了用于算法描述和实现的EFSM向图概念。同时选择了一个较能完全体现EFSM特点的Q.921协议讲述了其实现  相似文献   

5.
基于Hopfield网络的时序电路测试方法探析   总被引:1,自引:1,他引:0       下载免费PDF全文
王红霞  叶晓慧  张森 《电子器件》2006,29(1):183-185,188
针对时序电路置初态难的问题,提出了利用假想思想把时序电路转化为组合电路的方法,并结合时序电路的特点来实现测试矢量。发现利用EDA工具软件仿真正常电路的波形。可很快得到稳定状态,选择不同的反馈线可得到各稳定状态的次组合电路。结果表明此方法可实现故障的测试矢量,是一种研究时序电路故障测试产生的有效方法。  相似文献   

6.
吴钰  张莹  王伦耀  储著飞  夏银水 《电子学报》2000,48(11):2226-2232
不同以往通过重构电路行为实现可逆有限状态机方法,本文提出了一种可逆有限状态机的电路结构.该电路主要包括次态与输出计算电路以及状态预置与采样锁存电路两部分,且提出的可逆有限状态机电路中不存在独立的可逆触发器,但可以实现可逆JK,D,T等触发器功能.同时,文中也提出了基于该可逆有限状态机电路的可逆时序电路综合方法,并用实例进行了验证.相比于基于行为重构的可逆有限状态机的综合方法,本文提出的综合方法可以避免原始状态机的逆状态机的求解和增加额外的信号位,从而使得综合过程变得更加简单.  相似文献   

7.
潘骁  闭金杰 《电子技术》2014,(10):43-45
文中以给出的一个状态机为例,然后用异步时序状态机的设计方法得到最终的电路,最后用Verilog语言描述其电路并在modelsim上进行逻辑测试,测试结果表明所设计的电路是正确的。  相似文献   

8.
Verilog HDL(硬件描述语言)不仅可以在门级和寄存器传输级进行硬件描述,也可以在算法级对硬件加以描述。有限状态机是数字系统中的重要组成部分。文中研究了用Verilog HDL设计有限状态机时可以采用的不同的编码方式和描述风格,并介绍了有限状态机综合的一般原则。最后以存储控制器状态机为例,分别用Synplify Pro和QuartusⅡ对设计进行了综合和仿真验证。  相似文献   

9.
针对如何使管理员更简单快捷地获取设备信息以对设备进行配置,设计了有限状态机模型,实现了对不同设备命令的统一转换.基于统一命令转换,实现了Telnet对远程设备的统一命令配置,通过SNMP协议可视化配置设备更加方便.最后,搭建测试环境,测试配置管理各个功能,结果表明,系统实现了远程设备的灵活监测与配置.  相似文献   

10.
In this paper we propose a method for synthesizing sequentialcircuits to reduce the number of gates and flip-flops by removingboth combinationally and sequentially redundant faults. In order toremove sequentially redundant faults these faults are converted intocombinationally redundant faults by using retiming techniques and thecombinationally redundant faults can be removed by using a testpattern generation method for combinational circuits. To simplify agiven circuit retiming is utilized for two purposes in thismethod. One is to find sequentially redundant faults and another is toreduce the number of flip-flops and gates. Before and after eachretiming the combinationally redundant faults are removed.Experimental results for ISCAS 89 benchmark circuits show that thismethod can remove many of sequentially redundant faults and canreduce a large number of gates and flip-flops.  相似文献   

11.
Automatic test pattern generation (ATPG) remains one of themost complex CAD tasks. Therefore, numerous methods were proposed tospeed up ATPG by using parallelism. In this paper, we focus onparallelizing ATPG for stuck-at faults in sequential circuits bycombining fault and search space parallelism. Fault parallelism isapplied to so-called easy-to-detect faults. The main task of thisapproach is to find a best-suited partitioning of the fault list,based on dependencies between faults. For hard-to-detect faultsleft by fault parallelism, search space partitioning is applied,integrating depth-first and breadth-first search. Since a smalltest set size is mandatory for a cheap test and fault parallelismincreases the number of test patterns, test set compaction is donein a post-processing phase. Results show that our approach is notonly capable of achieving potentially superlinear speedups, but alsoimproves test set quality. The parallel environment we use consistsof a network of 100 workstations connected via ethernet.  相似文献   

12.
讨论了脉冲异步时序电路分析与设计中的一些问题,指出了状态信号反馈对触发器时钟信号的影响和传输延迟状态转换的影响。  相似文献   

13.
基于液晶显示的有限状态机在人机界面中的应用   总被引:1,自引:0,他引:1  
通过分析有限状态机状态转移的特性,提出了利用有限状态机设计液晶显示人机界面的方法。以液晶显示菜单的转换为例,详细论述了使用C语言设计人机界面的过程。使用SPLC501C液晶显示模块实现了菜单的转换功能,且给出了显示菜单转换的液晶显示模块驱动程序。实际应用表明,这种方法易于扩展菜单数量,避免了非法状态的出现,菜单转换迅速、稳定可靠。  相似文献   

14.
该文在三值电路三要素理论的基础上提出了三值动态和静态广义时序机理论。首先找出三值状态图和电路方程间的关系,该关系既适用于静态电路,又适用于动态电路。对静态电路文中推导出各型三值触发器完整特性方程,它描述了触发器全时刻的行为,用以代替常规特性方程,使三值同步和异步时序电路统一。对动态电路该文用电容代替触发器存储三值信息,实现三值动态时序电路(特别是三值同步动态时序电路,属于非触发器式的时序电路)。因动态电路和静态电路主要差别是负载行为,故此可以在三值电路三要素理论和广义时序机理论下统一三值动态和静态,同步和异步时序电路。  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号