共查询到17条相似文献,搜索用时 109 毫秒
1.
2.
针对SOPC Builder系统没有提供TRDB-LTM液晶模块驱动的问题,提出了一种基于Avalon总线的TRDB-LTM控制器IP核设计,并构建了基于NiosII嵌入式处理器的片上系统。整个系统在Altera公司的DE2-70板上实现与验证。实验表明该IP核可显示多种图形、图像、文字,并可实现动画效果,具有一定的实用价值。设计采用Avalon总线多主控的方式来提高数据的传输效率,减少系统资源的消耗。 相似文献
3.
前不久,Altera正式推出了Nios Ⅱ系列32位RSIC嵌入式处理器.Nios Ⅱ系列软核处理器是Altera的第二代FPGA嵌入式处理器,其性能超过200DMIPS,在Altera FPGA中实现仅需35美分.Altera的Stratix、Stratix GX、Stratix Ⅱ和Cyclone系列FPGA全面支持Nios Ⅱ处理器,以后推出的FPGA器件也将支持Nios Ⅱ. 相似文献
4.
5.
基于Nios嵌入式处理器的片上可编程系统设计 总被引:9,自引:0,他引:9
Nios嵌入式处理器是用户可配置的通用RISC嵌入式处理器,是一个非常灵活和强大的处理器.随着PLD(可编程逻辑器件)性能的不断提高,SOPC(可编程片上系统)的设计和实现非常方便,用户可以灵活地进行系统硬件和软件设计,还可以现场进行系统级修改.文中结合实例,给出了基于Nios嵌入式处理器的SOPC软、硬件设计与实现方法. 相似文献
6.
基于NiosⅡ的SD卡驱动程序开发 总被引:1,自引:0,他引:1
提出一种在FPGA Nios Ⅱ软核处理器下SD卡驱动设计的方法.采用Altera公司的FPGA可编程逻辑器件,构建了Nios Ⅱ软核处理器平台,并在此之上实现了SD卡的驱动设计.实验结果表明:设计提高了FPGA系统的设计灵活度,并有效地控制了FPGA的资源利用率. 相似文献
7.
提出采用低功耗芯片EP3C40为核心,结合Nios II软核处理器的高处理性能,实现人脸视频信号采集与跟踪,并将相关检测跟踪算法移植于Nios II处理器协同工作的方式实现整体系统的工作。实验结果表明,在环境微弱变化以及人脸不同姿态下,系统都能检测并准确跟踪,同时硬件可重构能力强,算法简单、快速、鲁棒性强。 相似文献
8.
9.
SoPC是Altera公司提出的一种灵活、高效的片上系统设计方案,他将处理器、存储器、I/O等系统设计需要的组成集成到一个PLD器件上,构成一个可编程的片上系统。Nios是Altera公司开发的可进行SoPC设计的软核处理器,他可以与用户自定义逻辑结合构成SoC系统。本文通过Nios配置一个双网卡路由选择的设计,其功能相当于一个网络中简单的交换机,利用QuartusⅡ软件结合SoPC软件实现Nios设计的流程。首先对Nios,SOPC进行简要介绍,然后详细分析了双网卡路由选择的硬件、软件设计,提出基于Nios的解决方案。 相似文献
10.
11.
提出一种在FPGANiosⅡ软核处理器下SD卡驱动设计的方法。采用Altera公司的FPGA可编程逻辑器件.构建了NiosH软核处理器平台,并在此之上实现了SD卡的驱动设计。实验结果表明:设计提高了FPGA系统的设计灵活度,并有效地控制了FPGA的资源利用率。 相似文献
12.
对触点位置坐标识别与输入是触摸液晶屏的重要功能。由于SOPC Builder系统没有提供TRDB-LTM触摸屏的驱动,因而提出了一种基于Avalon总线的TRDB-LTM触控IP核的设计方法。实现TRDB-LTM触控屏触碰位置坐标的准确录入。给出系统硬、软件设计过程。经测试,所设计的IP核能够准确快速的识别触碰位置坐标,工作稳定可靠。 相似文献
13.
14.
本文基于ALTERA公司的Nios软核+可编程资源FPGA的SOPC平台设计了一个边界扫描控制器IP核。该控制器基于Allera的SOPC系统及Avalon总线规范,完成自定了边界扫描控制核的设计方案及设计流程,通过SOPC中的Avalon总线接口,该控制器产生符合IEEE1149.1标准的边界扪描测试系统,能实现各种边界扫描测试。提高了系统设计的灵活性,加速了边界扫描测试效率。仿真及实验结果表明,该设计能够完成有效高速的边界扫描测试。 相似文献
15.
基于Nios处理器的FED控制系统设计 总被引:1,自引:1,他引:0
FED是新一代真空平板显示器件,具有色彩自然逼真、响应速度快、宽视角、低功耗、矩阵选址等突出优点,应用范围广泛。FED显示控制系统是整个驱动电路的核心,随着分辨率和规模化的提高,需要高速的帧存储器和高速的接口,加速系统的运行速度,减少传输时间。主要介绍了一种采用Nios软核作为中央处理器,进行主要的计算处理、控制各种信号的FED显示控制系统。同时使用FPGA作为协处理器,把一些运算中常用到的耗用大量CPU时钟的运算以Nios软核的形式嵌入到系统中,利用动态可重构的原理实现各个软核函数的分时复用,提高了整个FED控制系统的性能。 相似文献
16.
17.
文章介绍嵌入式通信信令处理系统的设计,充分利用了NiosII软核特性,基于SOPC设计思想,在一块FPGA芯片内实现一个相对独立的信令处理系统。并结合整个系统的开发过程,介绍此类系统硬件、软件的设计方法和流程。 相似文献