基于FPGA的IRIG-B码调制解调实现

旨在设计一种基于FPGA的IRIG-B码的时间系统。该系统采用FPGA作为主控器,利用精准时间信息触发IRIG-B模块,完成IRIG-B码(DC码)的调制。在DC码的基础上,使用容错设计,解调出时间信息。使用VHDL语言进行全数字设计,所有功能都由硬逻辑实现,保证了B码信号沿的准确。软件仿真和示波器以及实际运行表明:系统设计达到了预期目标,定时精确可靠。     

基于FPGA的IRIG-B(DC)码解码

IRIG-B(DC)时间码(简称B码)是国际通用时间格式码,广泛应用于各种系统的时间同步。本文给出了基于FPGA的IRIG-B(DC)标准时间码解码设计。详细介绍了IRIG-B码及其解码原理,以及采用FPGA实现解码的方法。     

基于FPGA的IRIG—B（DC）码解码

在分析了IRIG-B（DC）码码型特点的基础上,提出了一种IRIG-B（DC）时间码解码的设计方法。该方法由少量外围电路与一片现场可编程门阵列（FPGA）芯片组成,来实现对IRIG-B（DC）码的解码、1PPS信号输出、实时时间显示以及串行异步通信。与传统的方法相比,该设计方案具有体积小、成本低、工作稳定等优点,完全能够替代传统的B码机箱的功能。     

FPGA实现IRIG-B(DC)码编码和解码的设计

为达到IRIG-B码与时间信号输入、输出的精确同步,采用现代化靶场的IRIG-B码编码和解码的原理,从工程的角度出发,提出了使用现场可编程门阵列(FPGA)来实现IRIG-B玛编码和解码的设计方案和体系结构,设计中会涉及到几个不同的时钟频率,FPGA对时钟的同步性具有灵活性、效率高、且功耗低,抗干扰性好的特点.结果表明,FPGA能够确保为从设备提供同源的时钟基准,使时钟与信号的延迟控制在200ns以内,从而得到了IRIG-B码与时间精确同步的效果.     

变电站用同步时间服务器的实现

在此设计一款具有多个输入钟源和多个输出接口的同步时间服务器,它采用FPGA实现时间接口,用MCU作为控制器,输入GPS引擎M12T,IRIG—B,IEEE1588等作为标准时钟源,利用多路选择器得到系统标准时间,通过低频数字锁相环提供同步输出。该系统还可实现IRIG—B直流码和交流码,利用硬件实现NTP和PTP时间戳及相关的网络时间协议。其中,多路时间选择和基准时间产生及同步用低频数字锁相环和同步时间编码输出是创新之举。系统采用VHDL进行逻辑综合,软件采用C语言进行编程,通过软件仿真和示波器观测以及现场运行表明,系统同步和定时精确可靠,完全达到预期目标。     

基于FPGA的IRIG-B(DC)解码器的设计与实现

在通信系统中,采用IRIG-B(DC)码为通信系统提供统一的时间基准,可以使系统的各个单元对设备信息进行时间校正。对于各个设备单元,提出了采用FPGA芯片来设计IRIG-B(DC)时间码解码器,该解码器硬件电路由一片现场可编程门阵列(FPGA)芯片以及外围接口电路组成,其解码过程则通过VHDL语言编程实现。解码器从接收到的IRIG-B(DC)时间码中,提取时间信息和秒脉冲信号,用于调整本设备的时间。实验结果表明,采用FPGA设计解码器,具有体积小、工作性能稳定和方案实现灵活等特点。     

基于FPGA和数字法的B(AC)码解码设计

为了解决IRIG-B（AC）码解码精度低、稳定性不高的问题,提出了一种高精度、高稳定性的B（AC）码解码设计方法。使用FPGA和ADS8365芯片,采取乘法器和数字滤波器相结合的数字电路解码方式,解调出B（AC）码中的时间信息并输出秒脉冲信号。经试验验证,系统可长时间、无误码的输出时间信息以及偏差在微妙级内的秒脉冲信号,能够满足各种应用场所对IRIG-B（AC）码授时的要求。     

微机保护实验平台的B码校时转换器设计

GPS同步时钟以其高精度的优点在电力系统中获得了广泛的应用,IRIG-B码格式和Motorola M12格式就是常用的两种GPS格式。本文针对WGL-800微机保护实验平台只能接收M12型GPS校时信号的缺点,利用MSP430型单片机设计了从B码格式到M12格式的校时转换实验接口装置,以提高实验平台的校时性能,并利用预输出技术有效地保证了同步秒脉冲的输出同步精度。实验的测试结果表明所设计的转换器能很好的提取IRIG-B码信号中时间信息并转换为M12格式进行输出。     

IRIG-B码在时间同步系统中的应用

当前,越来越多的系统是由分布在不同位置的多个分系统组成的,实现各个分系统之间的时间同步成为一个重要的研究课题。为了实现两站的时间同步,采用了时间双向对比法,在时间双向对比法中,要实现两站的时间同步,两站之间必须进行信息的传递,采用IRIG-B码作为时间双向对比法中的时间传递码元,利用FPGA实现了IRIG-B码的编码与解码,可以发现利用FPGA实现的IRIG-B码比传统的利用单片机实现IRIG-B码具有更多的优点：占用的FPGA资源少,语言结构简单易用实现,并且得到的IRIG-B码精度高。     

基于FPGA的IRIG-B(DC)码产生电路设计

提出了一种IRIG-B(DC)码产生电路的设计方法.采用Altera公司低功耗Cyclone FPGA系列中的EP1C6T144、8段数码管、晶体振荡器和MAX3232E等器件构成硬件电路、使用VHDL语言设计IRIG-B直流时间码的软件.为了设置和观察,使用8段数码管、拨码开关和按键来显示、修改和设置天、时、分、秒等时间信息.仿真和试验结果表明,该设计可以产生标准的IRIG-B(DC)码时间脉冲序列.