集成电路圆片级可靠性测试

在集成电路制造厂的工艺监控体系中引入可靠性监控对于控制产品的可靠性十分重要.圆片级可靠性测试技术通过对集成电路产品的工艺过程进行可靠性检测,能够为集成电路制造工艺提供及时的可靠性信息反馈.圆片级可靠性测试通常是采用高加速应力对各种可靠性测试结构进行测试,以实现快速的工艺可靠性评价.对半导体集成电路圆片级可靠性测试的背景、现状和发展趋势进行了概况和探讨,介绍了目前在VLSI生产中应用最为广泛的栅氧化层经时击穿、电迁移和热载流子注入效应的可靠性测试结构.     

VLSI圆片级可靠性技术

介绍了圆片级可靠性技术产生的背景，对其特点和作用作了详细的论述。测试内容上着重介绍了金属化完整性测试、氧化层完整性测试、连接完整性测试和热载流子注入测试，根据测试数据，对1.0μm工艺线单一失效机理的可靠性进行了评价，对不同测试结构的作用进行了说明。     

先进集成电路制造的圆片级可靠性系统

圆片级可靠性测试是从可靠性物理的基础上发展起来的,利用工艺过程统计的控制方法来收集数据,并且通过快速的参数测量来检测出导致产品可靠性退化的原因。这种测试采用的是较高的、但在容许范围之内的测量应力(如温度、电压、电流),将其加到圆片上的测试结构中,然后测量由这种应力所产生的品质退化。圆片级可靠性测试系统主要分4个阶段:圆片级可靠性设计与发展(WLRD:WLRDesign&Develop鄄ment);圆片级可靠性评估及验证(WLRA:WLRAssessment);圆片级可靠性基准建立(WLRB:WLRBase鄄line);圆片级可靠性控制(WLRC:WLRControl)。WLR系统已经成功地运用于从0.35μm到0.13μm的逻辑电路及存储器的生产中。     

一种新型的封装发展趋势——圆片级封装

在军用电子元器件和民用消费类电路中,电子封装均起着举足轻重的地位。当今社会,电子技术日新月异,集成电路正向着超大规模、超高速、高密度、大功率、高精度、多功能的方向迅速发展,对集成电路的封装技术提出了愈来愈高的要求,使得新的封装形式不断涌现,新的封装技术层出不穷。文中介绍了一种新型的封装发展趋势——圆片级封装技术,主要详述了圆片级封装的概念、技术驱动力,列举了主要厂家圆片级封装技术的应用情况。     

圆片级封装的板级跌落可靠性研究

圆片级封装(WLP)具有尺寸小、散热性能好、封测成本低等优点,广泛应用于便携式电子产品,其在跌落、碰撞等环境下的可靠性越来越受到重视。将WLP器件组装到PCB基板上,按照JEDEC电子产品板级跌落实验标准进行实验,研究了WLP元件引脚节距、焊球尺寸、PCB焊盘工艺等因素对样品可靠性的影响。对失效样品进行了切片制样,通过金相显微镜、能量色散X射线光谱(EDX)和扫描电子显微镜进行了分析,研究了WLP器件失效机理及其与器件焊球尺寸、节距之间的关系,讨论了底部填充料对WLP封装可靠性的改进作用。     

圆片级封装工艺简介及其最新发展趋势

圆片级封装(Wafer Level Package)是近期快速崛起的创新性先进封装工艺。因其适应消费性电子产品对轻薄短小特性的需求,故而被市场广泛接受和推崇。本文将会介绍WLP的工艺流程和工艺控制,在可靠度上的挑战,和探讨圆片级封装的最新发展趋势。     

0.5μm部分耗尽SOI NMOSFET热载流子可靠性研究

对0.5μm部分耗尽SOI NMOSFET热载流子的可靠性进行了研究。在Vds=5V,Vgs=2.1V的条件下,加电1 000s后,宽长比为4/0.5的部分耗尽SOI H型栅NMOSFET的前栅阈值电压的漂移(ΔVt/Vt)和跨导的退化(Δgm/gm)分别为0.23%和2.98%。以器件最大跨导gm退化10%时所对应的时间作为器件寿命,依据幸运电子模型,0.5μm部分耗尽SOI NMOSFET寿命可达16.82年。     

一种新颖的微电子封装:圆片级封装

本文介绍了一种当前正在快速发展的微电子器件的新颖封装－圆片级封装（WLP）的定义，主要优缺点，焊盘再分布和植球等主要工艺过程等。     

一种石墨烯热电器件的圆片级制备工艺

石墨烯器件的规模制备是石墨烯材料从实验室研究走向市场应用的关键技术。基于大面积化学气相淀积(CVD)石墨烯,结合微加工技术,对石墨烯圆片级制备工艺进行了初步研究。优化了光学光刻和反应离子刻蚀(RIE)等工艺参数,设计了一套适用于4英寸(1英寸=2.54 cm)硅衬底圆片级制备石墨烯器件的完整工艺流程,可以减少光刻次数,降低工艺成本。测试结果表明,单个圆片的器件成品率可达90.6%,圆片内器件具有较好的均一性,制备的石墨烯热电单元阵列在冷热端温差为5.2℃时,输出电压可达3.52 mV,高于已报道的同类石墨烯器件。     

CMOS电路热载流子可靠性设计

本文通过对影响ＭＯＳＦＥＴ器件热载流子可靠性的主要因素的讨论,提出了ＣＭＯＳ电路中热载流子可靠性设计的一般性策略,并从电路、结构和工艺等方面提出了几种典型的应用方法。     

适用200mm圆片、0.5μm线宽的半导体设备

本文论述了开发200mm圆片、0.5μm线宽半导体设备的必要性,并介绍4种适用200mm圆片、0.5μm线宽的半导体设备。     

圆片级芯片尺寸封装技术及其应用综述

综述了圆片级芯片尺寸封装(WL—CSP)的新技术及其应用概要,包括WL-CSP的关键工艺技术、封装与测试描述、观测方法和WL—CSP技术的可靠性及其相关分析等。并对比研究了几种圆片级再分布芯片尺寸封装方式的工艺特征和技术要点,从而说明了WL-CSP的技术优势及其应用前景。     

集成电路可靠性评价技术

对工艺过程进行评估的目的在于找出存在可靠性缺陷的地方,它是针对技术磨损的机理,通过对专门设计的测试结构进行封装级或圆片级可靠性测试,获取器件的可靠性模型参数和可靠性信息.超大规模集成电路主要的三个的失效机理分别是热载流子注入效应、金属化电迁移效应和氧化层的TDDB击穿.本文对这三种失效机理分别进行了介绍,对各自对应的可靠性模型进行了说明,强调了可靠性评价的重要性,给出了可靠性评价在工艺中的应用流程图.     

一种基于BCB键合技术的新型MEMS圆片级封装工艺

苯并环丁烯(BCB)键合技术通过光刻工艺可以直接实现图形化,相对于其他工艺途径具有工艺简单、容易实现图形化的优点。选用4000系列BCB材料进行MEMS传感器的粘接键合工艺试验,解决了圆片级封装问题,采用该技术成功加工出具有三层结构的圆片级封装某种惯性压阻类传感器。依据标准GJB548A对其进行了剪切强度和检漏测试,测得封装样品漏率小于5×10-3Pa.cm3/s,键合强度大于49N,满足考核要求。     

0.5μm CMOS腐蚀工艺研究

本文主要介绍了0.5 μm CMOS 工艺中一些腐蚀模块的工艺。     

基于0.5μm CMOS工艺的高压器件

近年来,驱动类、音响类、接口类电路产品系列是CMOS集成电路发展的一个重要方向,这些电路中特有的高低压兼容结构是其重要的特点.相应地高低压兼容CMOS工艺技术应用也越来越广泛.本文研究了与常规CMOS工艺兼容的高压器件的结构与特性,在结构设计和工艺上做了大量的分析和实验,利用n-well和n管场注作漂移区,在没有增加任何工艺步骤的情况下,成功地将高压nMOS,pMOS器件嵌入在商用3.3/5V 0.5μm n-well CMOS工艺中.测试结果表明,高压大电流的nMOS管BVdssn达到23～25V,P管击穿BVdssp>19V.     

基于0.5μm CMOS工艺的高压器件

近年来,驱动类、音响类、接口类电路产品系列是CMOS集成电路发展的一个重要方向,这些电路中特有的高低压兼容结构是其重要的特点.相应地高低压兼容CMOS工艺技术应用也越来越广泛.本文研究了与常规CMOS工艺兼容的高压器件的结构与特性,在结构设计和工艺上做了大量的分析和实验,利用n-well和n管场注作漂移区,在没有增加任何工艺步骤的情况下,成功地将高压nMOS,pMOS器件嵌入在商用3.3/5V 0.5μm n-well CMOS工艺中.测试结果表明,高压大电流的nMOS管BVdssn达到23～25V,P管击穿BVdssp>19V.     

再布线圆片级封装板级跌落可靠性研究

再布线圆片级封装通过对芯片焊区的重新构造以及无源元件的集成可以进一步提升封装密度、降低封装成本。再布线圆片级封装器件广泛应用于便携式设备中,在实际的装载、运输和使用过程中抗冲击可靠性受到高度重视。按照JEDEC标准对再布线圆片级封装样品进行了板级跌落试验,首先分析了器件在基板上不同组装点位的可靠性差异;然后依次探讨了不同节距和焊球尺寸、再布线结构对器件可靠性的影响;最后,对失效样品进行剖面制样,采用数字光学显微进行形貌表征。在此基础上,结合有限元分析对再布线结构和铜凸块结构的圆片级封装的可靠性和失效机理进行深入地阐释。     

一种基于2μm互补双极CMOS工艺的低压降调整器

采用先进的2μm互补双极CMOS工艺,研制出一种高精度双路低压差线性调整器(LDO)。该电路具有使能控制、误差输出、过温保护、短路保护等功能,只需外接一个0.47μF的瓷介电容,即可实现稳定工作;简化了外围设计,降低了成本,提高了应用的可靠性。