超高速4K单元NMOS随机存储器(MB 8211)

MOS随机存储器(RAM)作为电子计算机主存储器而大量需要的情况下,近几年来在高速化和高集成化方面部取得了很显著的进展。在高速化方面1K单元/芯片的取数时间为50～100毫微秒,在高集成化方面4K单元/芯片的MOS RAM都已进入了商品化阶段, 现在已有10余家半导体公司出售或者发表了有关4K单元RAM,其中大多数的取数时间是在300～600毫微秒的中低速范围内,目前,主要重点是放在大容量和低价格方面。然而,看来象1K单元MOS存储器那样,4K单元存储器显然也逐渐地向高速化方面前进,作为     

MCM7001型N-沟道MOS随机存储器——为微型信息处理机存储器设计提供新的可能性

1.MCM7001超高速MOS随机存储器 a.主要特点 MCM7001是1024字×1位(容量1K单元)的随机存储器(RAM),图1给出MCM 存储器所要求的主要功耗仅当芯选信号(CS)为高电平时才需要。在这一点上即使大的存储器系统中,其功耗也不会比被选的几个存储器大,实际上所选的存储器数量总和字长相适应的。因此,在大的存储器系统中就不存7001的逻辑图。其最大取数时间只有55毫微秒,它比同样规摸的其它MOS或双极型存储器(包括ECL双极型存储器)都快。与其它类型存储器相比,MOS器件的低功耗以及高速度成为其突出优点。表1给出三种不同类型1K单元存储器每位的功耗,取数时间及其乘积(速度-功耗积)。     

IBM公司宣布独特的动态RAM系列

自从1972年 IBM 公司采用自己设计的2 K 位MOS RAM 作为主存器件以来,其它半导体厂家已大量生产4K、16K 和64K 位的存储组件,但该公司却一直没有更换过它自己设计的这种组件。现在该公司宣布它已设计成18K、32K 和64K 位的 MOS RAM 组件。但是这些新宣布的组件的设计却是与众不同的。它的面积较大,速度较慢,功耗较大和采用多种电源。此外,它还采用冗余存储单元和内设的可编程序的 ROM 以去除坏的单元等。这个芯片采用投影光刻技术和2.5微米的设计规划。这些几乎已是同类工艺的尽头。此外,还采用双层金属工艺。MOS 晶体管采用金属栅,其第二层金属在聚酰亚胺(Polyimide)绝缘层上面作为列方向的联线。     

简讯

据报导在美国弗城举行的1975年国际固体电路会议上,英特尔公司发表了一个称为2106的n沟MOS 4K RAM(随机存储器)。这种4K RAM取数时间为80毫微秒,周期时间为150毫微秒,速度为目前市场上最快的4K RAM的三倍。存储单元采用与AMS 7001 1K RAM相类似的电荷泵浦式电路结构,如图1所示。     

一个高速16K位n沟道MOS随机存储器

本文介绍一个高速16K位动态MOS随机存储器(RAM)的方案。这个存储器采用了先进的n沟道硅栅MOS工艺(5μm 光刻技术)制成的面积为22×36μm~2的单管单元。设计的主要特点是采用一个具有高速度(读取时间为200ns)和低功耗(400ns 周期内为600mw)的读出线路图。全译码存储器制在5×7mm~2的芯片上,并装配在22引线陶瓷的双列直插式封装内。     

绝缘体上外延硅薄膜MOS工艺的五管存储单元

和一般互补MOS 工艺的六管存储单元相比较,五管存储单元所需要的面积大约只占百分之七十。目前已经研制出在绝缘体上外延硅薄膜(简称ESFI)的存储矩阵,这个矩阵的单元面积为5700微米~2(9密耳~2)。此外,还提出了一种读出电路和估计了2048单元存储器芯片的典型数据。     

4K MOS动态随机存储器

本文提出了一种4K 动态MOS 随机存储器(RAM)的方案,该方案采用每位三管的单元,其面积小于2密耳~2/位,采用n 沟道硅栅MOS 工艺。芯片只需要一个时钟脉冲,并且内部产生所需的多相时钟脉冲。所有的输入和输出与高电平的时钟脉冲不同,其电平与TTL 相配。     

双极型存贮器系统取数时间分析

本文对存贮器系统取数时间的因素进行了分析,其中包括:对ECL RAM组件地址取数时间的分析;对RAM组件地址取数时间典型值的分析;对RAM组件地址取数时间最大值的分析。文章还介绍了容量、字长、集成度以及微带线的传输延迟等对系统取数时间的影响。图8幅,表3个。     

交叉耦合电荷传递读出放大器

由于MOS集成电路有高集成度、低功耗和快速的特点,近年来有越来越多的计算机用MOS RAM作主存储器。目前的生产水平已达到每个芯片有4Kb存储单元和200毫微秒的存取周期。然而这种MOS RAM还不能满足计算机的要求,特别是在集成度上。要提高集成度,除改进工艺外就需要缩小存储单元的面积。所以在存储方案上,MOS RAM有一个向单管单元发展的趋势。制作单管存储单元RAM的困难在于存储信号经过存储点电容与读出线电容间重新分布电荷后,使信号变得非常小。因此,要求有一个非常灵敏的读出放大器才能检测出存储的信号。对于一个给定的读出线长(即每根位读出线     

适于制造动态RAM的V-MOS工艺

开发出一种七次光刻 V-MOS 工艺,用来制造有自对准V-MOS 晶体受及平面铝栅晶体受的动态 RAM。利用4微米设计规则的光刻制版技术时,单受单元的面积为150um~2。位线上的有效信号大于200mV。读出放大器和守线驱动器的设计制造表明,这些电路决定了字、位线的最小间距。本文最后介绍一种64K RAM,采用4微米设计规则,芯片面积21mm~2。     

具有内部定时和低功耗的4096单元单管随机存储器

本文较详细地讨论了单管P-沟道4096单元随机存储器(RAM)。设计上的生要特点是有灵敏的读出-再生放大器,可以允许仅有0.065 Pf的存储电容。为了得到400 ns的取数时间而应用了自举原理,功耗为150 mW。采用了新的快速移位寄存器作为内部定时电路。这个定时电路产生存储器的时钟信号,从而将外部信号减少到只有一个时钟信号和1个芯选信号。芯片尺寸为3.01×4.44 mm~2。     

动态I~2L4K位随机存储器

1975年国际固态线路会议上,仙童公司发表了一个动态I~2L 93481型4K 位随机存储器。它将先进的集成电路工艺等平面隔离与好的集成注入逻辑(I~2L)的单元设计结合起来。其工作功耗为400mW;只需要一种电源+5v(一般MOS 存储器需要三种电源);取数时间为100ns(比通常MOS 存储器快一倍);读写周期为200ns;工作温度范围为0～70℃。93481采用标准16引线双列直插式封装。芯片尺寸仅112密耳×129密耳(2.84mm×3.28mm),比多数MOS 4K 存储器小得多。93481的价格也与4K MOS 存储器相当,因而可作为主存储器使用。     

高速MOS存贮器

作为现代电子计算机和电子交换机等信息处理装置的主存贮器和缓冲存贮器,半导体集成电路存贮器正受到注视。本文描述关于采用廉价的MOS集成电路作存贮单元而用双极集成电路作外围电路所构成的超高速缓冲存贮器的可能性的探讨、各个电路的设计、大规模集成(LSI)电路的构成和使用这样LSI电路存贮装置的试制研究结果。LSI是在同一陶瓷基片上把读出线和位线分离的MOS存贮单元和双极外围电路(矩阵、读出放大器)用梁式引线连接起来的多片形式。得到的高性能水平是单个512位LSI的取数时间为6毫微秒,1K字节存贮装置的取数时间为30毫微秒、周期时间为35毫微秒。从存贮装置的特性研究中判明了这次采用的电路形式和LSI的构成方法,对于高速化、高密度化是非常有效的。     

高密度静态ESFI MOS记忆单元

去除触发器中的跨接和用二极管来选择单元,减小了静态MOS记忆单元的面积。这种单元具有互补晶体管、二极管和高额定值负载电阻,已用绝缘衬底上外延硅膜工艺(ESFI)实现;单元面积可以小到1500微米~2(2.4密耳~2),是到目前为止已知道的面积最小的静态MOS记忆单元。本文将讨论这种记忆单元的静态和动态特性,以及在大规模集成电路中的性能;为此目的,已在3.5×4.2毫米(140×170密耳)的面积上,做成了带有简单译码和读出电路的4096位的探索性存贮器。考虑所测量的数据,ESFI MOS存贮电路比动态MOS存贮器,在速度和功耗方面都显示出更好的性能,但其主要的优点是静态工作方式。     

高速双极型1K位随机存储器(RAM)

要提高数据处理机的处理能力,就要提高所用元件的性能。在最新的计算机中,中央处理器(CPU)中已使用亚毫微秒逻辑元件。但是为直接对应于从这样高速的CPU 中取数,不能说缓冲存储器原来的几十毫微秒的速度就够了。作者从上述背景提出研制取数时间小于10ns、每芯片1K 位的超高速大容量缓冲存储器用的器件。这次,完成了电路设计,试制了存储器。本文扼要地介绍了试制存储器的设计和特性1 研制的目标和存储器的组成图1为公开发表的,并具有代表性的MOS和双极半导体存储器的取数时间与功耗的关系。同时,也给出了要试制存储器的性能的目     

32位微处理机情况简介

美国HP公司在1982年公布了新产品HP9000系列的超级小型机,HP9000具有比目前任何微处理器更高的密度,在一个48400mil~2的芯片上集成了450000支晶体管,实现了在一个单片上集成一个32位的微处理器。该产品采用1.5微米条宽,线条间距为1.0微米的高性能的N沟MOS工艺。HP9000这个32位微处理器的体系结构是面栈结构,寄存器堆栈     

与射极耦合逻辑(ECL)相容的4096单元高速随机存储器

本文介绍一种4096单元准静态(Pseudostatic)MOS随机存储器,它的全部输入(包括时钟)都与射极耦合逻辑(ECL)相容。这种存储器的取数时间小于80ns,周期时间小于150 ns,维持功耗是300 mW。全译码存储器制作在204×237 mil的硅片上,并封装在22引线双列直播式陶瓷管壳里。     

采用硅-兰宝石工艺的高性能低功率互补MOS存贮器

简介——采用硅栅工艺和器件沟道长度为5微米制作的硅-兰宝石互补MOS反相器已达到毫微秒的传输延迟和微微焦耳的动态功率与延迟乘积。除了开关速度快和动态功耗低以外,反相器具有低的泄漏电流,所以得到了低的静态功耗。 已制作了两种具有单个反相器性能特点的复杂的硅-兰宝石互补MOS存贮器。十种是铝栅256位全译码的静态随机存取存贮器,特征是在10伏时典型的取数时间为50毫微秒,静态功耗为每位0.4微瓦,动态功耗为每位10微瓦。在5伏工作时典型的取数时间是95毫微秒。另一种是硅栅256位动态移位寄存器,特征是10伏时可以在200兆赫时钟信号下工作,5伏时工作于75兆赫。在50兆赫和5伏时,典型的动态功耗是每位90微瓦。     

芯片自恒温集成FET气敏传感器简介

本文简介了Pd栅MOS气敏传感器的敏感机理.以N阱双极/MOS兼容工艺,将传感器的CO或H_2气敏单元、气敏补偿单元、加热电阻、温敏单元单片集成,制作了可调高温的具有高稳定输出的芯片自恒温系统.测试结果表明,该气敏传感器具有良好的选择性、稳定性和校高的灵敏度.     

高性能1024单元开关电容P沟道绝缘栅场效应晶体管存储器芯片的设计

本文介绍由绝缘栅场效应晶体管(IGFET)开关电容存储单元组成一个全动态译码、1024字×1位的P沟道随机存储器。采用10伏的驱动电路,测得芯片取数时间为150 ns,周期时间为300ns。当周期为300ns时测得通导芯片的功耗低于80毫瓦(80微瓦/单元),而在较低速度时其功耗更小。它在100℃时恢复功率低于1微瓦/单元。在准平衡设计中,两个16行×32列存储单元矩阵由选通触发器的电荷敏感器及读写电路所膈离。存取一个矩阵中的一行单元及采用另一不工作的矩阵去平衡共式信号并允许通导芯片可靠鉴别存储电荷。到敏感器的标称输入信号估计为±2V。可以快速关闭且也考虑到单元电荷的变化和触发器阀值的不平衡。平衡读写电路可从芯片取出读出信号进行差动鉴别。译码电路使用单线二进制地址输入使通导芯片的动态地址反向。制造工艺采用具有离子注入源、漏和沟道夹断的P沟道自对准栅。采用两层钨金属化系统,它具有磷玻璃和氮化硅及非电镀金梁式引线。设计和加工结果得到了小单元面积(用10微米的设计规则,面积低于5密耳~2),每单元仅半个结点,由于第二层金属清晰度仅用四道光刻步骤就可得到高成品率,阀值电压的相对不灵敏性变化为±(1/2)伏,以及取数和周期时间短,工作压降低(10伏)及功耗低。该存储器芯片已完成了设计、制造和测试。其芯片由1024个开关电容存储单元组成,与取数电路有关的包括有地址译码、选通触发器鉴别恢复及读写电路。设计的主要目的在于高速、低功耗、宽工作容限和制造方便。为满足这些目的而采用了准平衡设计、动态译码电路和相当大的光刻容差。