FIR滤波器的一种新型设计方法

System Generator是一款新型的FPGA辅助设计工具。本文首先简要介绍了System Generator的主要特色及设计流程，并以一个64阶的FIR滤波器的设计为例，给出了FIR滤波器设计的一种新方案。实验结果表明：该方法具有操作简单，设计灵活，效率高等优点。     

一种基于FPGA的高速FIR滤波器的设计

为了实现对高速输入数据的滤波,根据FIR（有限冲激响应）数字滤波器并行设计思想,在脉动阵列FIR数字滤波器的基础上,经过认真设计,提出了一种基于FPGA（现场可编程门阵列）的高速FIR数字滤波器的设计方法。以一个16阶FIR数字滤波器的设计为例,在FPGA上用VHDL语言实现了这种设计方法。在Modelsim下仿真表明这一方法是可行的,可支持高达1GSPS（10亿次采样每秒）的输入数据．     

一种基于FPGA的FIR数字滤波器设计与实现

有限冲击响应(FIR)滤波器是数字通信系统中常用的基本模块。文章设计了一种流水结构的FIR滤波器,通过FPGA对其进行硬件加速控制。仿真结果验证了所设计的FIR流水结构滤波器功能的正确性。     

一种基于FPGA的分布式FIR数字滤波器设计

在宽带中频软件无线电台收发系统中,由于FIR滤波器具有良好的线性相位特性及实现的灵活性,通常将它作为数字上下变频中的整形低通滤波器.本设计采用altera公司的CycloneⅡ系列中的EP2C20Q240C8芯片,以一个8阶分布式算法的FIR低通数字滤波器电路为例,其主要通过LUT、加法器和移位寄存器实现.最后对该分布式算法进行了仿真验证.结果表明,该优化结构高效合理地利用FPGA硬件资源,可有效应用于高性能中频数字电台的信号处理模块.     

一种设计对数FIR数字滤波器的方法

本文提出了一种设计具有等波纹对数幅度响应的线性相位ＦＩＲ数字滤波器的方法,该设计方法以多次交换算法为基础。在给定通带与阻带误差比、通带误差和阻带误差三种情况下讨论该设计方法。介绍几个低通对数ＦＩＲ滤波器的设计例子,来说明该设计方法的效率。     

基于FPGA的FIR滤波器设计与实现

微电子技术和计算机技术的飞速发展，使得现代电子系统的设计和应用进入一个全新的时代，基于FPGA的数字系统设计在现代电子系统的设计和应用中占据了越来越重要的作用。FPGA芯片由底层可编程硬件单元、Block Ram资源、布线资源、可配置I／O单元及时钟资源等构成。底层可编程硬件单元一般由触发器(FF)和查找表(LUT)组成，FPGA规模大、频率高，寄存器、触发器资源多，在现代数字系统中比较适合实时性要求高、频率快的系统。     

一种用FPGA实现的FIR滤波器的结构

讨论了一种在ＦＰＧＡ中可实现的ＦＩＲ滤波器结构。该结构采用基于流水线型的乘加器和进位保留的加法阵列。为减少硬件消耗,乘法器使用的部分积由修改的Ｂｏｏｔｈ算法产生。ＦＩＲ滤波器用ＶＨＤＬ进行描述,并到ＦＰＧＡ中,从综合结果来看,提出的ＦＩＲ结构可以在ＣＸ４０２５ｅ－２中以５０ＭＨｚ的时钟频率高速运行。     

基于FPGA的FIR滤波器的设计与实现

分析了FIR滤波器的结构特点和基本原理，基于Matlab用窗函数法对FIR滤波器进行设计，并在Sireulink中进行系统仿真。最后，在FPGA中实现并利用SignalTap Ⅱ逻辑分析器对设计进行测试验证，测试结果与仿真结果一致。     

FPGA实现FIR抽取滤波器的设计

采用基于分布式算法思想的方法来设计FIR滤波器,利用FDAtool设计系统参数,计算滤波器系数,同时为了要满足系统要求考虑系数的位数。根据FIR数字滤波器结构,对FIR数字滤波器的FPGA实现方法进行分析。     

A Survey of FIR Filter Design Techniques: Low-complexity,Narrow Transition-band and Variable Bandwidth

In the present century, digital signal processing (DSP) approaches are considered to be one of the most powerful technologies which may shape the science and technology in coming decades. From 1970 onwards, a drastic revolution took place in a wider domain of DSP which has made it popular in several studies such as radar and sonar signal processing, digital televisions, wireless communication scenarios and other multimedia setup etc. Digital filters form the backbone of this DSP architecture and in point of fact the field of digital filter design has drawn justified recognition from the researchers throughout the world for the last 50 years. In connection to this, thousands of research articles may be found from the literature which had extensively addressed on the design of such filters. In order to meet the requirement of narrow transition-band, finite impulse response (FIR) filters are commonly assumed to be of higher order and accordingly it significantly enhances computational complexity. In regard to this, construction of hardware efficient digital filters had drawn significant consideration which aims to include minimum hardware elements during its application and consequently consumes less power. This review paper illustrates various techniques for the implementation of hardware efficient narrow transition-band FIR filter and investigates a number of favourable attributes which are capable in sustaining the stringent requirements of communication standards. A good number of relevant articles are taken from the literature so as to make a robust and complete review.     

一种低复杂度的稀疏FIR陷波滤波器的设计方法

FIR陷波滤波器具有线性相位、精度高、稳定性好等诸多优势,然而当陷波性能要求较高时,通常需要较高的阶数,导致FIR陷波滤波器硬件实现复杂度大大提高。该文基于稀疏FIR滤波器设计算法和共同子式消除的思想,提出一种低复杂度的FIR陷波滤波器设计方法。该方法首先采用稀疏滤波器设计算法得到满足频域性能设计要求的FIR陷波原始滤波器系数,然后对其进行CSD编码,并分析CSD编码量化系数集中所有的2项子式和孤子的灵敏度,最后根据灵敏度的大小依次选择合理的2项子式或孤子直接合成滤波器系数集。仿真结果表明,新算法设计实现的FIR陷波滤波器比已有的低复杂度设计方法最多可减少51%的加法器,有效地降低了硬件实现复杂度,大大节省了硬件资源。

     

A Novel Method for Bitrate Control within Macroblocks Using Kalman and FIR Filters

In this letter, we propose a novel bitrate control, using both Kalman and FIR filters, based on a Hamiltonian analysis with respect to the amount of bits from each macroblock, in an encoding of a general video codec such as H.264/AVC. Since the proposed bitrate control is based on the simple computation of an optimal control method based on the Hamiltonian analysis, it is not necessary to use additional computation, such as a DCT or quantization, to estimate the bits for bitrate control. As a result, the proposed algorithm can be applied to single‐pass encoding and can provide sufficient encoding speed with respect to various applications, even those requiring real‐time control.     

二维半平面线性相位FIR数字滤波器的最小二乘设计方法

本文研究了二维线性相位实系数FIR数字滤波器的最小二乘设计问题，导出了滤波器系数的闭式解。运用给出的计算公式可方便地计算滤波器的系数，而不必对矩阵进行数值求逆运算也不需要复杂的优化过程．设计实例表明本文给出的方法程序简单、计算时间极短．     

一种基于频率响应屏蔽技术的FIR滤波器设计新方法

提出了一种设计高效窄过渡带宽FIR滤波器的新方法。该方法以传统的频率响应屏蔽(FRM)方法为基础,通过选择特定的原型滤波器来降低合成的数字FIR滤波器的复杂度。本文研究了该方法的原理、实现结构和设计方法,并通过设计实例证明了此方法的有效性。     

高速FIR滤波器的流水线结构

通过一个13阶线性相位的平方根升余弦滚降FIR数字滤波器的结构设计，介绍了如何应用流水线技术来设计高速FIR滤波器。考虑到FPGA的容量问题，对采用流水线技术之后的FIR滤波器占用的硬件资源进行了分析，得出一些结论。     

一种新的自适应FIR滤波器并行处理结构

自适应滤波技术具有自适应调节权值的优点 ,能够适应相对复杂的信号环境 ,从而被广泛地应用于各种信号处理领域。如何提高速度以满足信号处理的高效性、实时性 ,一直是人们研究的重点和热点。而并行处理技术作为高速实时信号处理领域的主要技术 ,越来越受到重视。借助 PI(Pipelining/ Interleaving)技术提出了一种自适应 FIR滤波器的并行结构 ,大大简化了原并行结构的复杂度 ,从而得到更易于实现的并行算法     

FIR数字滤波器幅频响应约束最大加权相位误差最小化设计

多数信号滤波应用,对滤波器幅频响应的要求高于相频响应.本文研究了满足幅频响应约束的有限脉冲响应（Infinite Impulse Response,FIR）数字滤波器设计,提出了最大加权相位误差最小化方法.用凸的椭圆误差约束代替非凸的幅值误差约束,将设计问题转化为凸问题;通过与二分技术结合,提出了给定权函数的幅值误差约束最大加权相位误差最小化设计的求解算法.以此算法为核心,构建了迭代重加权最大加权相位误差最小化算法,其中的权函数不再固定,而是基于修改的群延迟误差包络线在迭代中不断更新.权函数收敛后,所得滤波器具有近似等纹波的群延迟误差,最大群延迟误差得到了有效减小.仿真实验表明,与现有相位误差约束最大幅值误差最小化方法相比,得到的FIR滤波器具有更小的最大相位误差和最大群延迟误差.