基于级联式偏置锁相环的低相噪宽带频率合成器*

为提高锁相环的相位噪声性能,本文设计了一种级联式偏置锁相环来实现宽带低相噪频率合成器,通过理论分析得到其相位噪声模型,证明了该技术能够有效地降低锁相环路中鉴相器的噪声基底,并且混频交互调产生的所有杂散可由环路滤波器抑制,从而将窄带高频谱纯度信号扩展为宽带高频谱纯度信号。基于该技术提出了2GHz ~5GHz 的低相噪宽带频率合成器方案,并对其相位噪声指标进行了分析。理论与实验结果表明,相比于传统的小数分频式锁相环方案,该方案的带内相位噪声有明显改善。     

具有高速锁定特性的同步频率合成器

本文介绍一个经过改进的频率合成器,它使用一个一阶环和具有最佳增益的取样保持鉴相器,以获得非常快速的频率锁定特性。此外,它还对环路分频器的预置和压控振荡器频段转换的预置实行同步。它设有一个自适环路滤波器,使一个一阶环用作锁定捕捉,并在锁定后仍然保持优良的噪声性能。     

一种低功耗快速锁定简易锁相式频率合成器

采用0.5 μm CMOS工艺,设计了一种简易锁相式频率合成器。采用“类锁相环”结构,在传统锁相环频率合成器的基础上,去除了电荷泵和低通滤波器。利用鉴频鉴相器的输出结果作为开关信号,控制压控振荡器的工作状态,使压控振荡器的输出信号在第N个周期返回鉴频鉴相器后立即被关断,直到下一个参考时钟周期来临。分析了电路的结构和工作原理,并对每个模块进行了理论分析。该频率合成器能够快速地产生固定的时钟频率,具有结构简单、功耗低、锁定时间短等优点。仿真结果表明,输入参考时钟为4 MHz时,该频率合成器的输出频率为15.96 MHz,功耗为2.96 mW,锁定时间小于1 μs。     

低相噪数字锁相频率合成器

常规的数字锁相频率合成器具有电路简单，工作稳定可靠等特点，但由于鉴相器的倍增噪声往往比基准源的倍增噪声还要高，因而输出相位噪声较高，不能令人满意。本文提出一种双回路反馈锁相频率合成方案，成功地解决了这个问题，由于有效地抑制了鉴相器的倍增噪声，可获得较低的输出相位噪声。这种方案适用于诸如雷达系统等对频率源相位噪声有较高要求的电子设备。     

几种数字式鉴相器电路

鉴相器是锁相环的重要部件之一,其功能是检出输入信号与压控振荡器输出信号之间的相位差,变换成电压,用以控制压控振荡器的振荡频率。近年来,数字式鉴相器日益发展。由于这类鉴相器线性范围宽,输出纹波小,电路组成简单,易于集成化,调试方便,且大都兼有鉴频功能,在频率合成器中得到了广泛的应用。自931电流型鉴相器引入以来,国内对它的分析讨论有多篇报导,Racal公司也发表过该鉴相器的设计方法。另一种国外普遍使用的电压型集成化鉴相器MC4044,     

新器件MC145151 BT136在调频电视发射机中的应用

1MC145151在调频广播发射机中的应用MC145151是大规模锁相环顾率合成集成电路。它含有参考振荡器，参考分频器，鉴相器和可变分频器等部件，在外围电路加上环路滤波器和VCO，就可以构成一个完整的频率合成器。该器件功耗低，分频范围较宽，能够产生稳定度和准确度相当高的大量离故频率信号，有直接的频率选择功能。结构简单，体积小所以可以在调频广播发射机，电视发射机及其它通迅设备中推广使用。MC145151共有28条腿。内设电路有除N计数器，基准分频器，鉴相器等功能。引脚功能：（1）fin（1脚）由Vco31入输入到合成器的、N计数器。…     

计算法数字频率合成器的研究

本文研究了一种新颖的频率合成器,它采用数据取样技术,在时钟信号控制下,通过数字运算,在时域上合成所需要的频率信号。这种合成器不仅能做到易程控、频率分辨率高,而且还具有换频速度快,信号的相位连续及能输出信号的数字序列的特点。本文讨论了方案的工作原理、设计考虑以及对所产生的噪声作了分析。在研制的样机上论证了方案。经测试,量化噪声<-70dB。     

基于雷达信号模拟系统的频率合成技术

描述了采用直接数字式频率合成器加谐波发生器来进行频率合成的方法,提供了基于这种方法的10～18 GHz频率合成器设计方案,并就这种频率合成方法在雷达信号模拟系统中的使用进行了说明.该技术所产生的频率合成器具有电路简单、低杂散、低相噪、置频时间短等特点.     

实用锁相环的门限限制

锁相环经常在高噪声环境中用作恢复信号信息的门限扩展装置。在采用低噪声低偏移的滤波器和相位抖动很小的压控晶振的频带很窄的锁相环电路中,鉴相器在输入信噪比很低时的不良工作会限制电路的有效门限的扩展。本文讨论噪声对鉴相器工作的有害影响,并比较几种电路在低输入信噪比时的性能。文中推导了以不同的设计参数估算每种鉴相器门限值的公式。     

基于FPGA的SDH光接口板频率合成器的设计

给出了SDH光接口板频率合成器设计中鉴频鉴相器、数字滤波器、恒温压控振荡器和分频电路的设计方法。同时给出了进一步提高频率合成精度和鉴频鉴相器性能的一些设计思想,并结合FPGA的硬件设计验证了其可行性。     

A Novel Method to Compensate the Sigma-Delta Shaped Noise for Wide Band Fractional-N Frequency Synthesizers

提出了一种部分补偿Sigma Delta调制器整形噪声的新方案.通过在鉴频鉴相器中的延迟时段向无源滤波器中注入补偿电流,最大可实现16dB的噪声补偿.与其他补偿方案相比,文中提出的方案相对简单和易于实现.特别设计了可变延迟的鉴频鉴相器和补偿电流源,并给出了行为级和电路级的仿真结果.     

一种补偿宽频带小数N频率合成器中Sigma-Delta整形噪声的新方法

提出了一种部分补偿Sigma Delta调制器整形噪声的新方案.通过在鉴频鉴相器中的延迟时段向无源滤波器中注入补偿电流,最大可实现16dB的噪声补偿.与其他补偿方案相比,文中提出的方案相对简单和易于实现.特别设计了可变延迟的鉴频鉴相器和补偿电流源,并给出了行为级和电路级的仿真结果.     

PLL频率合成器中有源环路滤波器的设计与仿真

为提高PLL频率合成器的性能,简化环路滤波器的设计过程,提出了PLL频率合成器中有源环路滤波器的一种设计方法。首先给出一种实用的三次特性的有源环路滤波器结构,根据电路结构求出其频率特性,结合PLL频率合成器中鉴相器-VCO-分频器的相位传递函数,确定使系统稳定的相位最大返回处频率,合理分配滤波器的零、极点,进而综合出环路滤波器的设计方法,以及电路中各元件的计算公式。文中给出了设计实例并进行了PSPICE仿真,结果表明其性能完全能达到设计要求。     

锁相频率合成器的噪声优化设计

简要介绍了锁相环频率合成的原理,对环路内和环路外的噪声进行了详尽分析,提出为了使系统性能达到最优,应该采取哪些措施、选择哪些器件以及怎样设计匹配电路的原则和方法。使用PLL Design&Simulation仿真软件,对环路滤波器在采用有源滤波器和无源滤波器2种情况下鉴相器和VCO的输出信号进行了仿真,从仿真结果可以看出,环路滤波器应尽量选择无源滤波器。     

锁相环电路

现参见图例,图1表示基本的取样保持鉴相器电路的波形。鉴相器产生的斜坡电压用锯齿波10表示,在参考脉冲即 R 脉冲出现的每一时刻,锯齿波到达零。在 R 脉冲之间,斜坡电压线性上升到最大值。当控制脉冲即 C 脉冲出现时,斜坡电压被取样和保持,(如虚线13所示),从而产生鉴相器输出。C 脉冲由压控振荡器驱动的分频器一类发生器来产生,C 脉冲频率是与鉴相器的输出成正比例的。如果 C 脉冲频率低于 R 脉冲频率,如图1所示,     

800 MHz射频频率合成器的设计及相位噪声性能分析

介绍了3．5GHz宽带无线固定接入系统射频接收机中800MHz频率合成器的设计,讨论了环路滤波器以及压控振荡器等环路部件对频率合成器输出信号相位噪声性能的影响,提出了低相位噪声频率合成器的设计方法。最后结合实际系统分析了本振信号相位噪声对基带接收机16QAM解调误码性能的影响,并给出计算机仿真的结果。     

集成L波段VCO的频率合成器设计

从频率合成器的构成和噪声模型入手,分析了主要单元电路对噪声的贡献,进而研究了各频率合成器模块中的噪声影响因子,建立了不同模块的噪声模型,并在模型基础上改进了压控振荡器的电流源结构及鉴相器的延时单元电路,从而提高了频率合成器的噪声性能。根据上述方法,采用0.18μm射频CMOS工艺设计实现了一款低功耗、低噪声的频率合成器,经测试,核心电压1.8 V,功耗54 m W,带内噪声达到了-98 d Bc/Hz。测试结果表明噪声指标达到了国外同类产品水平,为设计和研发高集成度的射频收发系统芯片提供了很好的参考。     

用于检测调谐回路的鉴相器分析设计

鉴相器在调谐回路的检测中具有非常重要的作用。分析了二极管平衡鉴相器电路及其相应取样电路的工作原理。针对该电路的不足,提出了新的解决方案及元器件参数的设计方法。该方案以乘法器和低通滤波器为鉴相器的核心电路。实验结果表明,该方案能方便地调节取样信号的幅度,能精确地检测出失谐电路的失谐状态,并输出相应的电压信号。     

双音频率合成器的设计与实现

研究了一种输出双音信号、低相位噪声、低杂散的频率合成方法.该方法首先利用锁相环路分别产生两路信号,并通过优化设计环路滤波器改善输出信号相位噪声,进而利用设计的Wilkinson功率合成器将两路信号进行功率合成,并通过衰减和放大来控制双音信号功率.基于本方法研制实现的输出双音频率为2 015和2 020 MHz的频率合成器,输出功率范围-12～18 dBm,且连续可调,输出信号相位噪声优于-93 dBc/Hz@1 kHz,在输出功率4 dBm以下时,双音互调成分低于-50 dBc,可用于各种测试系统频率源,尤其便于对非线性系统的测试.     

C波段宽带下变频型锁相高速跳频合成器

介绍了一种C波段宽带下变频型锁相高速跳频合成器,主要用于雷达及通信领域。该频率合成器采用锁相环(PLL)与外插电路组合的方式,将较高的输出频率迁移到较低频率后送至鉴相器,大大降低N分频器的工作频率,提高了频率合成器的最高输出频率,且输出频率间隔不变,解决了提高合成器输出频率和不降低频率分辨率的矛盾,实现低相位噪声输出。测试结果表明,输出频率4 460 MHz时,在频偏10 kHz处相位噪声为-123 dBc/Hz。采用可控输出的稳压芯片给HMC704LP4供电,通过控制电源的通断,保证HMC704LP4进入正确的工作模式,有效解决了HMC704LP4上电模式选择错误造成的失锁问题。