锁相环相位噪声的研究与仿真

锁相环在数字电路中一个重要的应用就是作为频率合成器产生高性能的时钟。本文介绍了锁相环的工作原理,重点研究了锁相环输出时钟的相位噪声的影响因素。通过对其线性环路模型进行频域分析,运用反馈控制理论,讨论了环路内各器件的噪声对其输出信号相位噪声的影响。得到了锁相环能良好改善环路带内噪声的分析结果,并且利用ADS搭建仿真电路,验证分析结果,为今后高性能频率合成器的设计和应用提供参考依据。     

数字锁相环的相位噪声分析

随着信息化社会的发展,数字锁相环越发受研发人员的重视.而相位噪声是衡量数字锁相环性能的关键技术,更是研究的重点.介绍数字锁相环的组成结构和工作原理,建立环路各个模块的相位噪声模型,从闪烁噪声和白噪声的特性入手,定性分析相位噪声的影响因素,并针对电荷泵增益和环路滤波器阻抗对锁相环电路相位噪声的影响进行了仿真,进一步验证了...     

基于PLL频率合成器锁相环的降噪技术

随着无线通信技术的发展以及测试仪器小型化的需要,基于PLL频率合成器锁相环的应用也越来越广泛,这就提出了一个如何在此类锁相环中获得低相位噪声信号的问题。本文简要介绍了PLL频率合成器的基本概念、锁相环的噪声源以及基于频率合成器锁相环相位噪声的估算,在此基础上结合理论推导和工程经验提出了改善相位噪声指标的几种技术措施,包括提高鉴相灵敏度和鉴相频率、优化环路滤波器、改善电源滤波等多种手段。实践证明方法可行有效,获得的环路输出信号不但相位噪声指标满足设计要求,而且杂散信号较少且幅度很低,也为其他该类锁相环的设计和调试提供了有益的参考。     

用于锁相接收机的数字锁枉环变带宽仿真研究

在航天技术和锁相接收机中,为了快速捕捉和提取噪声中的有用信号以及提高信噪比,希望锁相环宽带能在一定范围内根据信号的情况而变化,本文提出了一种变带宽数字锁相环的基本原理和环路结构。对变带宽数字锁相环进行了数学建模与Matlab仿真。通过建模、仿真和合理设置参数,证明该数字锁相环结构可以在一定范围内变化其带宽,并能有效提取和跟踪淹没在噪声中的微弱信号。     

基于ADF4002的低相噪取样本振设计

本文设计并实现了一种微波锁相环中取样器的本振电路,取样本振以频率合成芯片ADF4002为鉴相器,反馈通道采用内插混频器的结构,避免了单环通过简单倍频产生的相位噪声恶化。详细阐述了取样本振电路的实现方案和工作原理,并使用仿真软件对环路滤波器进行设计。通过实验测试,输出频率为214．815MHz时锁相环的相位噪声为：-137dBc／Hz@10kHz、-140dBc／Hz@100kHz,最大输出频率间隔1MHz,满足了取样本振的低相位噪声和高频率分辨率的要求。     

用于锁相接收机的数字锁相环变带宽仿真研究

在航天技术和锁相接收机中,为了快速捕捉和提取噪声中的有用信号以及提高信噪比,希望锁相环宽带能在一定范围内根据信号的情况而变化,本文提出了一种变带宽数字锁相环的基本原理和环路结构。对变带宽数字锁相环进行了数学建模与Matlab仿真。通过建模、仿真和合理设置参数,证明该数字锁相环结构可以在一定范围内变化其带宽,并能有效提取和跟踪淹没在噪声中的微弱信号。     

一种多环路宽带微波频率合成器设计

针对复杂频率源的频率分辨率、相位噪声等指标难以同时兼顾的问题,采用多个锁相环组成了多环路结构,利用每一个环路的特点,使频率源输出较好地解决了上述问题。首先对锁相环的基本原理及噪声特性进行了分析,然后依据项目要求给出了包含参考环、高纯环、小数环及YTO环的多环路设计方案,并分别对其中每个环路的设计要点及所起的作用进行了论述。最后通过性能测试,验证了该方案的可行性及先进性,成功实现了宽频带、低相噪及高分辨率等指标,达到了预期的目标。     

一种基于DDS＋PLL结构的频率合成器的设计

讨论了一种输出频带宽、跳频速度快、相位噪声低、频率分辨率高的频率合成器的设计方法。该设计采用DDS＋PLL结构,在对单片机的输出信号进行电平转换后采用并行数据控制方式对DDS芯片进行置数,并通过仿真软件设计了环路滤波器和DDS后级低通滤波器,改善了输出信号的相位噪声和杂散性能。基于该方法研制实现了输出频率范围为700～1200MHz的宽带频率合成器,实验结果表明该频率合成器输出功率大于＋4dBm,环路锁定时间为14μs,输出信号相位噪声优于-94dBc/Hz@1kHz,近端杂散抑制度大于-59dBc。     

低成本高性能混合频率合成器的设计

随着移动通信、雷达、测试仪器等领域的快速发展,低成本、高性能、小体积的频率合成器一直是设计的难点.介绍了1种混合频率合成方案,避免了单环通过简单倍频产生的相噪恶化.采用AD9858实现频率高分辨率,利用可变带宽实现环路快速锁定,使用三级不同带宽的滤波器对环路中的相位噪声、谐波分量等进行抑制.通过最后的实验测试,输出信号...     

便携式场强测试仪参考环的低噪声设计

本文主要介绍了根据便携式场强测试仪第一本振要求对其参考环进行低噪声设计。首先介绍了环路滤波器带宽的设计;然后介绍了提高参考环输出频率再分频以降低相位噪声的方法。参考环工作时,采用频谱分析仪测试,电路的频带,单边带相位噪声和频率分辨率等指标完全满足第一本振的要求,并且稳定可靠,功耗低,取得了预期的效果。     

相位噪声测量中环路滤波器研究与实现

环路滤波器是鉴相法测量相位噪声系统中决定相位噪声提取性能的重要部件,采用数字实现方法时,测量系统分析带宽和锁相环路工作要求决定了该滤波器为极窄带宽滤波器。针对高性能极窄带宽的设计要求,通过理论分析,提出了适用于相位噪声测量系统的分级多相抽取数字滤波器结构。该结构采用了多级抽取、多相结构、存储器优化、乘法器优化等改进方法。论文中对优化后的滤波器结构与现有滤波器实现结构分别在FPGA中进行实现。通过比较两者实验结果,给出的极窄带宽滤波器分级多相实现结构在达到系统指标要求的条件下,占用资源为传统结构的33．8％,计算量为传统结构的54．5％。     

基于DDS的C波段宽带小步进低相噪频率源的设计与实现

设计一款基于直接数字频率合成(DDS)驱动的C波段频率源,该频率源使用AD9912 DDS芯片产生低频参考,通过驱动锁相环产生C波段的频率输出。其中,DDS作为驱动可以保证频率综合器足够细小的分辨率,锁相环作为可变次数倍频器可完成对参考频率的频率倍增,从而在C波段范围下同时实现宽频带、小步进、低相位噪声与低杂散的指标要求。通过实验与测试,该频率源可以1k Hz为频率步进实现6.75~7.75GHz的频率输出范围,其相位噪声达到―95dBc/Hz@10kHz,杂散抑制度达到70dBc。即与典型的锁相环结构相比,在同样的频率步进与输出频率下,实现了宽频带,并获得了更好的杂散表现与相位噪声。     

一种DDS／PLL混合型高分辨率频率合成器

本文利用直接数字频率合成器频率分辨率和相位噪声低而锁相环锁率合成器输出频率高和对鉴相输入呈现窄带特性的优点,用ＳＴＥＬ－１１７５ＤＤＳ芯片设计了一个高分辨率正弦信号产生器,并以此推动锁相环进行倍频。通过这种ＤＤＳ／ＰＬＬ混合型频率合成器,得到了中心频率为３８ＭＨｚ的高分辨率正弦信号。本文给出了电路设计过程及测试结果。     

移动通信手机技术讲座(连载四)

五、手机的主要功能电路和基本原理 1.数字频率合成器 作为手机的一个关键功能电路,它是基于锁相环(PLL)的基本原理。 简单锁相环原理电路见图5。其中相位比较器的两个输入端信号为:频率基准f_R和环路反馈信号f’_0。f_R由外部高精度、高稳定度的晶体振荡器产生。f’_0为环路压控振荡器(VCO)信号经N次分频后获得。相位比较器输出误差电压反映两者     

导航信号载波跟踪环路的研究

针对动态环境下的GPS导航信号,研究了载波跟踪环路的设计.三阶锁相环能准确无误的跟踪频率斜升激励,环路参数较多,在噪声性能优化上拥有更广的自由度,采用二阶锁频环辅助三阶锁相环的载波跟踪环路,并给出了环路参数的设计方案,分析了环路参数对环路测量误差的影响.     

基于LMX2346集成频率合成器的设计

以LMX2346为核心器件设计频率合成器,介绍了LMX2346的内部结构以及内部每个模块的基本原理,并针对此频率合成器采用三阶无源环路滤波器形式设计了环路参数,利用ADS2008仿真幅频响应图和相位响应图,对LMX2346的控制逻辑图进行详细说明,最后获得测试结果验证了基于LMX2346的频率合成器有较好的相位噪声,达...     

一种高分辨低杂散频率合成方法

针对频率合成器分辨率和范围之间的矛盾及影响频率稳定度的相位噪声问题,提出一种基于两级小数分频锁相环的频率合成方法,该方法以前级小数分频锁相环实现频率高分辨特性;后级小数分频锁相环对输出信号相噪抑制的基础上,实现输出频率范围的扩展;通过在两级小数分频锁相环之间设计窄带锁相环滤波器对前级小数分频锁相环的噪声进行隔离,且窄带锁相环滤波器的鉴相频率根据后级小数分频锁相环分频比的小数值进行切换,实现对频率合成器的小数分频杂散的有效抑制。     

提高串联型逆变器频率跟踪速度的研究

分析了串联型逆变器频率跟踪电路的电路参数对逆变器运行的稳定性和动态性能的影响,提出了一种简单实用的变带宽电荷泵锁相环逆变控制方法,对其稳定性和动态响应能力进行了理论分析和仿真验证.仿真结果显示,该方法可以大大提高逆变器频率跟踪速度,并且不会影响环路正常工作时的稳态误差和噪声抑制性能.     

X波段线性调频信号源的设计

X波段线性调频信号源已在多个领域得到广泛应用.采用直接数字频率合成(DDS)激励锁相频率合成(PLL)的技术,可以弥补各自的缺点,设计了X波段( 10GHz ～10.5GHz)线性调频信号源的实现方案,并对信号源的频率建立时间和相位噪声进行了仿真,重点研究了基于AD9854的锁相环激励信号源的设计.     

一种适用于频率变化的单相数字锁相环

基于传统的单相电网电压相位检测方法在频率变化时存在的缺陷,提出了一种新型的数字锁相环设计方法。所提出的数字锁相环通过带遗忘因子的递推最小二乘法进行椭圆拟合辨识出椭圆参数,应用锁相环产生不对称相位输出,消除电网频率变化时鉴相输出的2倍频分量。推导出不对称相位和椭圆参数的关系,设计带遗忘因子的递推最小二乘法,最后给出仿真和实验结果,仿真和实验结果验证了该方法的准确性。