高阈值电压低界面态增强型Al2O3/GaN MIS-HEMT

采用高温热氧化栅极凹槽刻蚀工艺并结合高温氮气氛围退火技术,制备出了高阈值电压的硅基GaN增强型Al_2O_3/GaN金属-绝缘体-半导体高电子迁移率晶体管(MIS-HEMT)。采用高温热氧化栅极凹槽刻蚀工艺刻蚀AlGaN层,并在AlGaN/GaN界面处自动终止刻蚀,可有效控制刻蚀的精度并降低栅槽表面的粗糙度。同时,利用高温氮气退火技术能够修复Al_2O_3/GaN界面的界面陷阱,并降低Al_2O_3栅介质体缺陷,因此能够减少Al_2O_3/GaN界面的界面态密度并提升栅极击穿电压。采用这两项技术制备的硅基GaN增强型Al_2O_3/GaN MIS-HEMT具有较低的栅槽表面平均粗糙度(0.24 nm)、较高的阈值电压(4.9 V)和栅极击穿电压(14.5 V)以及较低的界面态密度(8.49×10¹¹ cm^-2)。     

太赫兹Si/SiGe量子级联激光器的能带设计

使用nextnano3模拟软件计算Si/Si1-xGex/Si量子阱的能带结构,对Si/SiGe量子级联激光器有源区的能带结构进行设计,结果表明使用Ge组分为0.27～0.3,量子阱宽度为3nm的SiGe合金与垒宽为3nm的Si层构成对称应变级联异质结构,有利于优化THz Si/SiGe量子级联激光器结构.     

三维CMOS集成电路技术研究

论述了三维集成电路(3DIC)的发展概况,介绍了近几年国外发展的各种三维集成电路技术,主要包括再结晶技术、埋层结构技术、选择性外延过生长技术和键合技术.并基于SiGe材料特性,提出了一种新型的Si-SiGe三维CMOS结构,即将第一层器件(Si nMOS)做在SOI(Si on insulator)材料上,接着利用SiO2/SiO2低温直接键合的方法形成第二层器件的有源层,然后做第二层器件(SiGe pMOS),最终形成完整的三维CMOS结构.与目前所报道的Si基三维集成电路相比,该电路特性明显提高.     

Ge/SiGe异质结构肖特基源漏MOSFET

制备了氧化铪(HfO2)高k介质栅Si基Ge/SiGe异质结构肖特基源漏场效应晶体管(SB-MOSFET)器件,研究了n型掺杂Si0.16Ge0.84层对器件特性的影响,分析了n型掺杂SiGe层降低器件关态电流的机理。使用UHV CVD沉积系统,采用低温Ge缓冲层技术进行了材料生长,首先在Si衬底上外延Ge缓冲层,随后生长32 nm Si0.16Ge0.84和12 nm Ge,并生长1 nm Si作为钝化层。使用原子力显微镜和X射线衍射对材料形貌和晶体质量进行表征,在源漏区沉积Ni薄膜并退火形成NiGe/Ge肖特基结,制备的p型沟道肖特基源漏MOSFET,其未掺杂Ge/SiGe异质结构MOSFET器件的空穴有效迁移率比相同工艺条件制备的硅器件的高1.5倍,比传统硅器件空穴有效迁移率提高了80%,掺杂器件的空穴有效迁移率与传统硅器件的相当。     

SiGe/SiHBT异质界面与pn结界面的相对位移的影响

从模拟和实验两方面研究了SiGe/Si HBT发射结中pn结界面和SiGe/Si界面的相对位置对器件的电流增益和频率特性的影响.发现两界面偏离时器件性能会变差.尤其是当pn结位于SiGe/Si界面之前仅几十?就足以产生相当高的电子寄生势垒,严重恶化器件的性能.据此分析了基区B杂质的偏析和外扩对器件的影响以及SiGe/Si隔离层的作用.     

LiNbO3/SiO2/Si薄膜的蓝光发射

采用射频磁控溅射方法制备了LiNbO3/SiO2/Si薄膜.通过X射线衍射(XRD)、电感耦合等离子体质谱(ICP-MS)和傅立叶变换红外吸收光谱(FT-IR)对薄膜的物相、晶体取向和成分进行了表征.采用荧光分光光度计研究了LiNbO3/SiO2/Si薄膜的光致发光.研究结果表明:在280 nm激发光的激发下,LiNbO3/SiO2/Si薄膜在室温下发射470 nm的蓝光,来源于LiNbO3薄膜与SiO2层界面处自捕获激子的辐射复合,发现在SiO2/Si薄膜上生长LiNbO3薄膜调制SiO2/Si薄膜的发光机制.     

弛豫SiGe衬底上SiGe/Si Ⅱ型量子阱

采用UHV/CVD系统,在Si衬底上生长了具有渐变Si1-xGex缓冲层结构的弛豫Si0.76Ge0.24虚衬底和5个周期的Si0.76Ge0.24/Si多量子阱.在渐变Si1-xGex缓冲层生长过程中引入原位退火,消除了残余应力,抑制了后续生长的SiGe中的位错成核.透射电子显微照片显示,位错被有效地限制在组份渐变缓冲层内,而SiGe上层和SiGe/Si量子阱是无位错的.在样品的PL谱中,观察到跃迁能量为0.961eV的Ⅱ型量子阱的无声子参与(NP)发光峰.由于Ⅱ型量子阱中电子和空穴不在空间同一位置,较高光功率激发下引起的高浓度载流子导致能带弯曲严重.NP峰随激发功率增加向高能方向移动,在一定激发条件下,电子跃迁或隧穿至弛豫SiGe层弯曲的导带底后与处于同一位置的空穴复合发光,所以NP峰积分强度随光激发功率先增加后减小.     

太赫兹Si/SiGe量子级联激光器的能带设计

使用nextnano3模拟软件计算Si/Si1-xGex/Si量子阱的能带结构,对Si/SiGe量子级联激光器有源区的能带结构进行设计,结果表明使用Ge组分为0.27～0.3,量子阱宽度为3nm的SiGe合金与垒宽为3nm的Si层构成对称应变级联异质结构,有利于优化THz Si/SiGe量子级联激光器结构.     

一种适合制作CMOS的SiGe PMOSFET

在通常适合于制作埋沟SiGe NMOSFET的Si/弛豫SiGe/应变Si/弛豫SiGe缓冲层/渐变Ge组分层的结构上,制作成功了SiGe PMOSFET.这种SiGe PMOSFET将更容易与SiGe NMOSFET集成,用于实现SiGe CMOS.实验测得这种结构的SiGe PMOSFET在栅压为3.5V时最大饱和跨导比用作对照的Si PMOS提高约2倍,而与常规的应变SiGe沟道的器件相当.     

ZrON/GeON 双钝化层改善Ge MOS器件的界面特性和电特性

本文研究了利用等离子体氮化形成ZrON/GeON双钝化层制备Ge MOS器件的界面特性和电特性。结果发现,相比于N2等离子处理,NH3等离子处理制备的双钝化层显著改善了器件的界面和电特性,获得了低的界面态密度 (Dit = 1.64×1011 cm-2 eV-1)和栅极漏电流(Jg = 9.32×10-5 A cm-2@Vfb +1 V),小的电容等效厚度 (CET = 1.11 nm)以及高的k值 (32). XPS分析表明,由NH3等离子体分解出的H原子和NH基团可以有效促进Ge表面不稳定低k GeOx的挥发,从而形成了高质量的GeON钝化层;且NH3等离子体氮化导致更多氮在ZrON/GeON中结合,能更有效阻止O、Ti、Ge等元素间的相互扩散,从而获得好的界面质量和电特性。     

用减压化学气相沉积技术制备应变硅材料

利用减压化学气相沉积技术，制备出应变Si/弛豫Si0.9Ge0.1/渐变组分弛豫SiGe/Si衬底. 通过控制组分渐变SiGe过渡层的组分梯度和适当优化弛豫SiGe层的外延生长工艺，有效地降低了表面粗糙度和位错密度.与Ge组分突变相比，采用线性渐变组分后，应变硅材料表面粗糙度从3.07nm减小到0.75nm，位错密度约为5E4cm-2，表面应变硅层应变度约为0.45%.     

超结硅锗功率二极管电学特性的研究

超结SiGe功率开关二极管可以克服常规Si功率二极管存在的一些缺陷,如阻断电压增大的同时,正向导通压降也将增大,反向恢复时间也变长。该新型功率二极管有两个重要特点:一是由轻掺杂的p型柱和n型柱相互交替形成超结结构,代替传统功率二极管的n-基区;二是p+区采用很薄的应变SiGe材料。该器件可以同时实现高阻断电压、低正向压降和快速恢复的电学特性。与相同器件厚度的常规Si功率二极管相比较,反向阻断电压提高了42%,反向恢复时间缩短了40%,正向压降减小了约0.1V(正向电流密度为100A/cm2时)。应变SiGe层中Ge含量和器件的基区厚度是影响超结SiGe二极管电学特性的重要参数,详细分析了该材料参数和结构参数对正向导通特性、反向阻断特性和反向恢复特性的影响,为器件结构设计提供了实用的参考价值。     

Thickness Dependence of Hole Mobility in Ultrathin SiGe-Channel p-MOSFETs

A fundamental understanding of the mechanisms responsible for the dependence of hole mobility on SiGe channel layer thickness is presented for channel thicknesses down to 1.8 nm. This understanding is critical to the design of strained SiGe p-MOSFETs, as lattice mismatch limits the thickness of SiGe that can be grown on Si and as Ge outdiffusion during processing reduces the Ge fraction. Temperature-dependent measurements are used to extract the phonon-limited mobility as a function of SiGe channel thickness for strained Si_0.57Ge_0.43 heterostructures on bulk Si. The hole mobility is shown to degrade significantly for channel thickness below 4 nm due to a combination of phonon and interface scattering. Due to the finite nature of the quantum-well barrier, SiGe film thickness fluctuation scattering is not significant in this structure for channel thickness greater than 2.8 nm.     

Fabrication of thick, high-quality strained SiGe layer on ultra-thin silicon-on-insulator and modeling of film strain

Fabrication of a thick strained SiGe layer on bulk silicon is hampered by the lattice mismatch and difference in the thermal expansion coefficients between Si and SiGe, and a high Ge content leads to severe strain in the SiGe film. When the thickness of the SiGe film is above a critical value (90 nm for 18% Ge), drastic deterioration of the film properties as well as dislocations will result. In comparison, a silicon-on-insulator (SOI) substrate with a thin top Si layer can mitigate the problems and so a thick SiGe layer with high Ge concentration can conceivably be synthesized. In the work reported here, a 110 nm thick high-quality strained Si_0.82Ge_0.18 layer was fabricated on an ultra-thin SOI substrate with a 30 nm top silicon layer using ultra-high vacuum chemical vapor deposition (UHVCVD). The thickness of the SiGe layer is larger than the critical thickness on bulk Si. Cross-sectional transmission electron microscopy (XTEM) reveals that the SiGe layer is dislocation-free and the atoms at the SiGe/Si interface are well aligned, even though X-ray diffraction (XRD) data indicate that the SiGe film is highly strained. The strain factors determined from the XRD and Raman results agree well.     

超高真空化学气相生长用于应变硅的高质量SiGe缓冲层

采用UHV/CVD技术,以多层SiGe/Si结构作为缓冲层来生长应变弛豫SiGe虚衬底,并在此基础上生长出了具有张应力的Si层.利用高分辨X射线、二次离子质谱仪和原子力显微镜分别对薄膜的晶体质量、厚度以及平整度进行了分析.结果表明,通过这种方法制备的SiGe虚衬底,不仅可以有效提高外延层中Ge含量,以达到器件设计需要,而且保证很好的晶体质量和平整的表面.Schimmel液腐蚀后观察到的位错密度只有1×106cm-2.     

薄虚拟SiGe衬底上的应变Si pMOSFETs

成功地试制出薄虚拟SiGe衬底上的应变Si pMOSFETs.利用分子束外延技术在100nm低温Si(LT-Si)缓冲层上生长的弛豫虚拟Si0.8Ge0.2衬底可减薄至240nm.低温Si缓冲层用于释放虚拟SiGe衬底的应力,使其应变弛豫.X射线双晶衍射和原子力显微镜测试表明:虚拟SiGe衬底的应变弛豫度为85%,表面平均粗糙度仅为1.02nm.在室温下,应变Si pMOSFETs的最大迁移率达到140cm2/(V·s).器件性能略优于采用几微米厚虚拟SiGe衬底的器件.     

Carrier Depth Profile of Si/SiGe/Si n-p-n HBT Structural Materials Characterized by Electrochemical Capacitance-Voltage Method

Si/SiGe/Si n-p-n HBT structural materials have been grown by gas source molecular beam epitaxy with disilane, solid Ge, diborane and phosphine as sources. The materials are of good structural properties. The effectiveness of Electrochemical Capacitance-Voltage (ECV) technique on profiling the shallow doped layers of nanometer dimensions has been demonstrated. Compared with spreading resistance probe, the ECV technique is relatively easy to get the carrier distribution profile, especially for the Si/SiGe/Si HBT structural materials with shallow (≤50nm) base regions (p-type SiGe layer, Ge content about 0.2). The results show that n-p-n structures can be obtained by in situ doping.     

SiGe CMOS结构模拟分析

提出一种新的SiGe CMOS结构,用Medici软件对该结构进行二维模拟,分析应变SiGe层、弛豫SiGe层中Ge组份,δ层掺杂浓度以及Si"帽"层厚度等结构参数对SiGe CMOS电学性能的影响.最后,给出该结构组成的反相器传输特性模拟结果.     

采用SiGe虚拟衬底高迁移率应变硅材料的制备和表征

研究了生长在弛豫Si0.79Ge0.21/梯度Si1-xGex/Si虚拟衬底上的应变硅材料的制备和表征,这一结构是由减压外延气相沉积系统制作的.根据双晶X射线衍射计算出固定组分SiGe层的Ge浓度和梯度组分SiGe层的梯度,并由二次离子质谱仪测量验证.由原子力显微术和喇曼光谱测试结果得到应变硅帽层的表面粗糙度均方根和应变度分别为2.36nm和0.83%;穿透位错密度约为4×104cm-2.此外,发现即使经受了高热开销过程,应变硅层的应变仍保持不变.分别在应变硅和无应变的体硅沟道上制作了nMOSFET器件,并对它们进行了测量.相对于同一流程的体硅MOSFET,室温下观测到应变硅器件中电子的低场迁移率显著增强,约为85%.     

半导体锗纳米团簇和纳米层的生成与结构研究

我们在硅锗合金衬底上采用氧化等制膜方式生成零维和二维的纳米结构样品，用高精度椭偏仪(HPE)、卢瑟福背散射谱仪(RBS)和高分辨率扫描透射电子显微镜(HR-STEM)测量样品的纳米结构，并采用美国威思康新州立大学开发的Rump模拟软件对卢瑟福背散射谱(RBS)中的CHANNEL谱和RANDoM谱分别进行精细结构模拟，测量并计算出纳米氧化层与锗的纳米薄膜结构分布，并且反馈控制加工过程，优化硅锗半导体材料纳米结构样品的加工条件。我们测量出样品横断面锗纳米团簇和纳米层的PL发光谱。我们在硅锗合金的氧化层表面中首次发现纳米锗量子点组成的几个纳米厚的盖帽膜结构，我们首次提出的生成硅锗纳米结构的优化加工条件的氧化时间和氧化温度匹配公式的理论模型与实验结果拟合得很好。