片上系统(SoC)的VoIP网关的研究

介绍了如何使用IP核复用技术进行SoC的开发,分析了VoIP网关的体系结构.在研究VoIP网关功能的基础之上,给出了SoC的VoIP网关的硬件布局和IP核的总线设计构架.     

一个片上系统(SoC)验证的参考方法

ARM和Synopsys正在联手开发基于覆盖率分析的片上系统（SoC)验证的统一方法,并将发布在即将出版的双方合著的《SystemVerilog验证方法手册(VMM)》中。本文说明了这种基于SystenlVePilog的方法将是如何有益于片上系统（SoC)设计者和类似的知识产权(IP)开发商。     

复杂SoC设计中的功率管理(上)

ＳｏＣ在尺寸和速度方面的增长已经给大量设计带来了功耗方面的挑战，本文介绍了一些可用于ＳｏＣ整个设计流程中的功率优化和分析技术。     

Synopsys在SoC设计方法学领域取得进展与Xilinx合作出版业界首本基于FPGA的SoC设计原型方法手册

与Xilinx合作出版业界首本基于FPGA的SoC设计原型方法手册新思科技有限公司（Synopsys）和可编程逻辑行业领导者Xilinx公司,日前宣布推出《基于FPGA的原型方法手册》一书（FPMM）,这是一本以FPGA为平台进行系统级芯片（SoC）开发的实用指南。     

基于DE2开发板的图像处理系统的设计与实现

基于So C的FPGA技术,结合Altera公司的DE2开发板平台,实现图像处理系统的设计。系统体积小、功耗低、实时性强,能够实现数据量大、速度高的实时图像采集及边缘检测功能。     

解决SoC FPGA设计难题

主要FPGA供应商已经开始销售集成了硬核处理器内核的低成本FPGA器件,SoC类FPGA器件最终会成为主流。为能够充分发挥所有重要FPGA的灵活性,这些器件提供了FPGA设计人员和软件工程师还不熟悉的新特性。设计人员需要考虑怎样在FPGA和处理器之间初始化这些资源并进行分配,管理复杂的连接,以及处理器外设的各种设置。     

SoC FPGA进一步提高设计灵活性

在竞争对手发布具有FPGA特性的处理器之后,Altera也迅速发布了其首款28nm处理器,该公司称之为SoC FPGA。Altera亚太区资深市场经理罗嘉鸾表示,SoC FPGA减小了嵌入式系统的电路板面积、功耗和成本,同时提升了系统性能,这一新型处理器结构正在成为趋势,将广泛应用于汽车、工业、视频监控、无线基础设施、计算机和存储等领域。     

SoC片上总线综述

随着以IP核复用为基础的SoC设计技术的发展,工业界及研究组织积极从事相关IP互联标准方案的制定工作,从目前的研究和发展看,影响力较大的有IBM公司的CoreConnect、ARM公司的AMBA和SilicoreCorp公司的Wishbone。基于现有IP互联接口标准技术的发展现状,本文对这三种SoC总线技术进行了详细介绍。     

用于SoC应用的微型UART串口通信设计

本文介绍了设计通用异步接收和发送器(UART),它是全双工的。由于其模块化设计,配置和极为小巧的尺寸,UART名为微型UART并且它是理想的片上系统芯片(So C)的应用。核心是可作为一种知识产权。Verilog硬件描述语言(HDL)在Altera的MAXPLUS二环境已用于设计,编辑和仿真。在使用Altera的FPGA技术中UART已得到实施。     

低功耗方法在SoC芯片设计中的应用

SOC芯片设计在集成电路设计中占据重要位置,低功耗设计是SoC设计过程中的重要环节。本文首先全面分析了CMOS电路的功耗组成和功耗估计的相关理论,随后从各个设计层次详细分析了SOC芯片低功耗设计的理论及其实现方法。     

Xilinx：FPGA向标准化虚拟SoC平台演进

半导体行业最让人称道的是,能把沙子做成比金子还要贵的产品,并且这个故事一直延续到今天.这也激发了人们的创新意识,并不断展示创新性思维将创新技术和融合技术给人们带来的奇迹.     

SoC片上系统总线分析与研究

随着IC制造技术的革新,基于IP核复用的片上系统设计日益成熟并得到广泛应用。为进一步标准化IP核间的互连规范,提高开发效率,各厂家和组织积极从事片上系统总线标准的制定工作,其中应用较为广泛的有ABMA总线、CoreConnect总线、Avalon总线及Wishbone总线。本文对以上总线标准的特性、系统组成和应用范围做了详细分析,展望了其发展前景。     

可配置处理器在SoC设计中的应用

可配置处理器的出现使得SoC设计工程师可以建立起一种崭新的,而且非常灵活的硬件模块构建方法。同传统的固定指令集架构ISA处理器相比,可配置处理器通过添加用户定制的执行功能部件、寄存器和寄存器堆以及专用通信接口能够获得很高的系统性能。     

TS流解复用的SoC设计与实现

介绍了TS流解复用的SoC实现方案,FPGA硬件电路采用参数匹配法来实现TS包的过滤和PSI/SI分段的匹配,利用Nios软核处理器实现对参数的配置及PSI/SI表的分析,既满足了实时的要求,又具有较高的灵活性.通过接入实际码流进行测试,可以快速地实现对TS流的解复用.     

基于FPGA的语音识别SoC系统解决方案

基于Actel CoreMP7低成本SoC开发验证平台,完成了以ARM7为核心控制器、马氏距离计算专用电路（MSAC）为协处理器的语音识别SoC的设计与验证。实验结果表明,该SoC系统在Actel ProASIC系列FPGA M7A3P1000上综合实现后,约占用M7A3P1000总资源的39．18％及1KB片内SRAM,完成整个语音识别算法性能比S3C44BOx（ARM7）平台上定点C程序提高了49．78％,充分证明了CoreMP7平台用于SoC设计的可行性和便捷性,以及主处理器配合硬件加速协处理器架构在信号处理领域的优势。     

一种片上系统(SOC)时钟同步设计方法

SoC设计很大程度上依赖于IP核的可重用性。由于各IP核中时钟延时的不同，要将IP核集成到一个同步SoC中时钟分布变得很难。本文介绍了一种SoC时钟同步设计方法，这种方法将可调节延时的时钟电路插入在时钟分布网络中．以取得时钟边沿的匹配和同步。使用可调节电路进行时序调整，减少了设计迭代时间，节约了设计成本。     

SoC片上总线技术的研究

在SoC设计中,经常会遇到一些问题,包括IP核移植性、设计复用、设计验证,以及公共设计平台的搭建。如何有效地解决这些问题,使得设计SoC系统就像设计微机系统那样方便快捷,这就是片上总线系统提出的目的。本文通过对AMBA, AVALON, OCP,WISHBONE等SoC总线的比较,分析了SoC片上总线技术。     

在FPGA开发板上设计8051的开发平台

本文论述了如何在Altera的FPGA开发板上设计一个8051的开发平台,从硬件设计和软件结构两个方面详细介绍了我们的思路。并且简要介绍了Inter HEX文件的格式。     

系统原型验证平台助力SoC设计

系统原型验证是把IP提前在原型验证平台上验证通过后再进行芯片设计,它支持在FPGA上进行早期软硬件开发和测试验证,可提高SoC设计首次流片即成功的机率,缩短设计周期。