共查询到20条相似文献,搜索用时 62 毫秒
1.
全光纤热光型可变光衰减器 总被引:10,自引:0,他引:10
根据光纤包层中的倏逝场机制,将具有热光效应的聚合物材料直接覆盖在侧边抛磨光纤上,进行了全光纤热光型可变光衰减器(VOA)的研究.根据理论分析,确定了在侧边抛磨光纤的抛磨区上覆盖材料的折射率与纤芯中光衰减量之间的关系,为选择适当折射率的热光材料提供依据.设计适当的侧边抛磨区,利用先进的轮式侧边抛磨技术,制备了侧边抛磨光纤,以达到最佳可变光衰减效果.采用螺绕电极和优化封装,制作出性能优良的全光纤热光型可变光衰减器.性能测试表明,器件插入损耗小于0.1 dB,衰减范围为0~80 dB,偏振相关损耗小于0.02 dB,背向反射大于70 dB.该方法制作的全光纤热光型可变光衰减器具有可用电驱动调控、可靠性高等优点. 相似文献
2.
高性能程控光衰减器的设计 总被引:2,自引:0,他引:2
张家奎 《光纤与电缆及其应用技术》2008,(3)
基于灰度级中性密度滤光片衰减原理和光电旋转编码器控制技术研制成功的高性能程控光衰减器,取得了优良的衰减准确度(±0.1dB)、衰减重复率(0.015dB)、偏振相关损耗(≤0.03dB)、回波损耗(≥48dB)、插入损耗(≤1.8dB)等技术性能.详细介绍和分析了该光衰减器的关键技术及实施,并给出了相关的性能测试结果.为方便用户使用,光衰减器还设计了灵活的操作界面和计算机远程控制功能.光衰减器的各项技术指标均能满足用户的实际测试需要,在光纤通信领域获得了广泛的应用. 相似文献
3.
4.
5.
制作了基于绝缘体上硅(Silicon on Insulator,SOI)材料的8×16通道的阵列波导光栅(Arrayed Waveguide Grating,AWG)与电吸收型可调光衰减器(Variable OpticalAttenuator,VOA)的单片集成器件,其信道间隔为200 GHz.该集成器件采用脊形波导结构,其截面尺寸为亚微米级,整体尺寸为2.9 mm×1 mm.该VMUX器件的片上损耗为9.324~10.048 dB,串扰为6.5~8.2 dB;在20 dB衰减下,单通道最大功耗为87.98 mW;最大信道偏振相关损耗(Polarization Dependent Loss,PDL)为0.461 dB,16通道的衰减一致性为0.245 dB.该器件能够实现良好的波分复用/解复用及信道功率均衡的功能. 相似文献
6.
采用琼斯矩阵与随机耦合的波片模型(Monte—Carlo)方法相结合研究了在偏振模色散(PMD)和偏振相关损耗(PDL)共同作用下,超短光脉冲经光纤传输后脉冲被展宽的统计特性。结果表明,通过与偏振模色散的相互作用,偏振相关损耗可以引起光脉冲的压缩效应,同时脉冲展宽和压缩的概率密度分布与光纤偏振模色散及偏振相关损耗的相对数值存在十分密切的关系。在偏振模色散为0.05ps/km^1/2,光纤长度为75km的情况下,当偏振相关损耗均值从0.07dB/km增加到0.49dB/km时,光脉冲被压缩的概率从4.3%增大到92.9%。无论何种情况下,脉冲压缩和展宽的概率密度均可用瑞利-麦克斯韦分布函数进行描述。 相似文献
7.
8.
9.
波分复用/解复用器与可调光衰减器的是光通信系统中的重要元器件。为了得到制备工艺简单、响应速度快的二者的单片集成芯片,并且考虑到其与其他不同光器件的集成可能性,在绝缘体上硅材料制作了16通道、信道间隔200 GHz的阵列波导光栅复用/解复用器与电吸收型可调光衰减器的单片集成。该器件的片上损耗小于7 dB,串扰小于-22 dB。电吸收型VOA在20 dB的衰减量下的功耗为572 mW (106 mA,5.4 V)。此外,该器件可以实现光功率的快速衰减,在0~5 V的外加方波电压下,VOA上升及下降时间分别为50.5 ns和48 ns。 相似文献
10.
11.
基于TSMC 0.18 μm CMOS工艺,设计并实现了一种双频段低噪声放大器(DB-LNA)。在输入级中,采用了2个LC并联谐振网络串联结构,结合PMOS管的源极负反馈电感,实现了DB-LNA在双频段的输入阻抗匹配。在放大级中,采用CMOS互补共源放大结构和电流复用技术,在提高系统增益的同时,实现了DB-LNA的低功耗。在输出级中,采用NMOS晶体管作电流源的源跟随器,对信号电压进行缓冲,实现了输出阻抗匹配。利用ADS进行仿真验证,结果表明,该低噪声放大器在1.9 GHz和2.4 GHz 2个工作频段下,其增益(S21)分别为26.69 dB和20.12 dB;输入回波损耗(S11)分别为-15.45 dB和-15.38 dB;输出回波损耗(S22)分别为-16.73 dB和-20.63 dB;噪声系数(NF)分别为2.02 dB和1.77 dB;在3.5 V的工作电压下,静态功耗仅有9.24 mW。 相似文献
12.
低压、低功耗SOI电路的进展 总被引:3,自引:1,他引:2
最近 IBM公司在利用 SOI(Silicon- on- insulator)技术制作计算机中央处理器 (CPU)方面取得了突破性的进展 ,该消息轰动了全世界。SOI电路最突出的优点是能够实现低驱动电压、低功耗。文中介绍了市场对低压、低功耗电路的需求 ,分析了 SOI低压、低功耗电路的工作原理 ,综述了当前国际上 SOI低压、低功耗电路的发展现状。 相似文献
13.
提出了一种低压低功耗有源电感(LVLPAI)。它由新型正跨导器、负跨导器以及电平转换模块构成。其中,电平转换模块与新型正跨导器的输入端和负跨导器的输出端连接,同时,新型正跨导器采用了PMOS晶体管,并将栅极和衬底短接,最终使得有源电感可在低压下工作,且在不同频率下具有低的功耗。基于0.18 μm RF CMOS工艺进行性能验证,并与传统AI进行对比。结果表明,LVLPAI和传统AI比较,在1.5 GHz、2.7 GHz、4.4 GHz这三个频率处分别取得三个电感值3 326 nH、1 403 nH、782 nH的条件下,前者和后者的工作电压分别为0.8 V、1 V、1.2 V和1.5 V、1.6 V和1.7 V,分别下降了46.7%、37.5%、29.4%;功耗分别为0.08 mW、0.25 mW、0.53 mW和0.14 mW、0.31 mW、0.62 mW,分别下降了42.9%、19.4%、14.5%。 相似文献
14.
15.
设计了一个5.156 25 GHz低抖动、低杂散的亚采样锁相环,使用正交压控振荡器产生4路等相位间隔时钟。分析了电荷泵的杂散理论,使用差分缓冲器和互补开关对实现了低杂散。使用Dummy采样器和隔断缓冲器,进一步减小了压控振荡器对杂散的恶化。该亚采样锁相环在40 nm CMOS工艺下实现,在1.1 V的供电电压下,功耗为7.55 mW;在156.25 MHz频偏处,杂散为-81.66 dBc;亚采样锁相环输出时钟的相位噪声在10 kHz~100 MHz区间内积分,得到均方根抖动为0.26 ps。 相似文献
16.
Bano Saleha Narejo Ghous Bakhsh Usman Ali Shah S. M. 《Wireless Personal Communications》2019,106(4):1875-1884
Wireless Personal Communications - This paper presents the designing of a low voltage low power single ended operational transconductance amplifier (OTA) for low frequency application. The designed... 相似文献
17.
提出了一种低电压、低功耗、中等精度的带隙基准源,针对电阻分流结构带隙基准源在低电源电压下应用的不足作出了一定的改进,整体电路结构简单且便于调整,同时尽可能地减少了功耗.该电路采用UMC 0.18 μm Mixed Mode 1.8 V CMOS工艺实现.测试结果表明,电路在1 V电源电压下,在-20~30℃的温度范围内,基准电压的温度系数为20×10-6/℃,低频时的电源电压抑制比为-54 dB,1 V电源电压下电路总功耗仅为3μW. 相似文献
18.
19.
设计了一种基于改进共源共栅电流镜的CMOS电流比较器,该比较器在1 V电压且电压误差±10%的状态下都正常工作,同时改进后的结构能够在低电压下取得较低的比较延迟。电路的输入级将输入的电流信号转化为电压信号,电平移位级的引入使该结构能够正常工作在不同的工艺角和温度下,然后通过放大器和反相器得到轨对轨输出电压。基于SMIC 0.18μm CMOS工艺进行了版图设计,并使用SPECTRE软件在不同工艺角、温度和电源电压下对电路进行了仿真。结果表明,该电路在TT工艺角下的比较精度为100 nA,平均功耗为85.53μW,延迟为2.55 ns,适合应用于高精度、低功耗电流型集成电路中。 相似文献