综合布线六类电缆新标准

随着计算机技术的飞跃发展，人们对陕速通信的需求和速率宽带传输高信号的要求日益提高，作为网络的通信平台——综合布线系统的宽带也在不断的增加。综合布线系统铜缆双绞线由5类发展为超5类，目前6类双绞线也逐渐为用户所接受。自2001年始相继编制经过10个版本的修改后，2002年6月，ANSI／TIA／EIA568-B铜缆双绞线6类线标准已经正式出台。国际标准ISO／IECJTC／SC25／WG3N598工作组编写的铜缆6类线标准也将正式出台，到时超5类将替代原标准5类产品。     

家居布线标准（TIA／EIA570—A）

美国标准委员会（ANSI）与TIA／EIATR－41委员会的TR－41．8分委员会的TR－41．82工作组于1991年5月份订出首个家居布线标准ANSI／TIA／EIA570。1998年9月，TIA／EIA协会修定及更新家居布线的标准，并正式定名为ANSI／TIA／EIA570A家居电信布线标准。在这个标准中，工作组主要作出以下一些技术的更改：标准不涉及商业大楼；基本规范将跟从TIA手册中所更新的内容及标准；标准没有提及家居布线中的外线数量；订出家居布线的等级；认可介质包括光缆、同轴电缆、三类及五类非屏蔽双绞电缆（UTP）；线路长度由插座到配线箱不…     

剖析6a类线缆认证测试仪

自2002年6月ISO和TIA修订布线标准至今已近4年，随着技术的发展与实际应用的需求，布线标准面临着又一次增补修订。增强6类（或称6a类）布线将于年内正式写入TIA／EIA 568标准文本中。可以预见，这将对数据通信产业链内的芯片开发、零部件生产与供应、结构化布线工程设计与施工、系统集成、现场检测与验收及最终用户产生巨大影响。[编者按]     

FutureStar——“明日之星”智能家居布线管理盒

FutureStar智能家居布线管理盒,由美国达康股份公司生产,根据美国国内标准委员会（ANSI）与TIA/EIA协会颁布的 ANSI TIA/EIA-570A家居电信布线标准（Residential Telecommunications Cabling Stan-dard）及中国 GB/T503-2000《建筑与建筑群综合布线系统工程设计规范》、YD/Y926《大楼通信综合布线系统》、YD/T838《数字通信用对绞线/星绞对称电缆》等标准设计制造,提供与电信基础设施一致的设计,用于家庭智能布线。     

TFI-04宽带数字电缆自动测量系统

TFI-04型宽带数字电缆自动测量系统，是按照国际标准ANSI／TIA／EIA-568-B2—1和ANSI／TIA／EIA-568-B、2，以及我国行业标准YD／T1019研制的自动测量系统。     

TFI-04宽带数字电缆自动测量系统

TFI-04型宽带数字电缆自动测量系统，是按照国际标准ANSI／TIA／EIA-568-B2—1和ANSI／TIA／EIA-568-B．2，以及我国行业标准YD／T1019研制的自动测量系统。     

TFI-04宽带数字电缆自动测量系统

TFI-04型宽带数字电缆自动测量系统，是按照国际标准ANSI／TIA／EIA-568-B2—1平口ANSI／TIA／EIA-568-B2。以及我国行业标准YD／T1019研制的自动测量系统。     

TFI-04数字通信电缆自动测量系统

TFI-04型数字通信电缆自动测量系统，是根据美国标准ANSI／TIA／EIA-568-B2—1平口ANSI／TIA／EIA-568-B．2。以及我国行业标准YD／T1019对产品的要求研制的自动测量系统。     

风云突变见英雄——2002年AVAYA中国布线市场分析与回顾

马踏祥云去，羊挟瑞雪来。值此羊年新春之际，祝愿所有关心和支持AVAYA SYSTIMAX的用户、专家、合作伙伴事业发达、万事如意！2002年对于中国乃至全世界布线界来讲，可以说是具有历史意义的一年。2002年布线界正式颁布了两项重大布线系统标准，即2002年3月ISO颁布的关于OM3万兆多模光纤系统的光纤布线标准和2002年6月EIA/TIA568-B2的六类铜缆布线的标准。这些标准的正式发布和越来越多用户对高端系统的需求，再一次证明和确定了AVAYA的技术领导地位及对布线界的巨大贡献。回顾2002年，AVAYA 结构化网联系统部旗舰产品SYSTI…     

RUN智能家居布线系统

世界范围内的家居服务应用越来越多,如家庭对Internet服务、家庭娱乐、互动电视等的需求。由于这些应用对带宽有较高的要求,所以对家居布线系统的要求也越来越高。家庭布线系统应能满足现今或未来的应用,提供适合的速度来配合不同的需要。家庭自动化和网络是当今的新兴技术,它需要在建筑中安装新型及标准化的高带宽的布线系统。为了配合技术发展的需要,美国国内标准委员会（ANSI）与TIA／EIATR－41委员会的RT－41．78分委会的RT－41．82工作组于1991年5月计出首个家居布线标准ANSI／TIA／EIA570。1998年9月,TIA／EIA协…     

局域网用超六类电缆电气性能的标准要求

随着10GBASE-T用水平对绞铜缆CAT6A(局域网用超六类电缆)标准的出台﹐带来了又一轮网络升级的高潮。深入分析了IEC 61156-5、ANSI/TIA 568C.2和YD/T 926.2—2009三个标准对CAT6A性能的不同要求,并提出对应的控制和解决方案。     

数字电缆测试标准的辨析

阐述了YD/T 1019-2001I、SO/IEC 11801-2002、TIA/EIA 568系列标准在测试数字电缆时的主要差异。通过对标准中各项核心指标的比较和分析,希望引起业界重视,提高对数字电缆测试方法以及测试标准的正确认识,走出以往的测试误区,以达到使测试人员能正确选择测试标准、避免误判的目的。     

100BASE-T2: a new standard for 100 Mb/s Ethernet transmission overvoice-grade cables

100BASE-T2 is a new physical-layer specification for IEEE 802.3 LANs operating at 100 Mb/s (“Fast Ethernet”). It enables users of the prevailing 10BASE-T Ethernet LAN technology to upgrade their networks from 10 to 100 Mb/s performance while retaining an existing voice-grade cabling infrastructure. 100BASE-T2 transceivers will operate over two pairs in unshielded twisted-pair cables corresponding to EIA/TIA category 3 (UTP-3), as minimally required for 10BASE-T. In a four-pair UTP-3 cable, simultaneous operation of two 100BASE-T2 links, or one 100BASE-T2 and one 10BASE-T link, is permitted. Since voice-grade cables exhibit more signal attenuation and significantly higher crosstalk coupling between adjacent pairs than data-grade cables, sophisticated digital signal processing techniques are needed to achieve reliable duplex 100 Mb/s transmission over two pairs. The 100BASE-T2 standard defines dual-duplex baseband transmission at a modulation rate of 25 Mbaud. During each modulation interval, a four-bit data nibble or Ethernet-specific control information is encoded into a pair of quinary signals. These signals are transmitted simultaneously on the two wire pairs in both signaling directions. In the receivers, adaptive digital filters are required for echo and NEXT cancellation, equalization, and interference suppression     

综合布线系统设计及在校园网中的应用

综合布线是计算机网络信息时代发展的必然产物 ,文中阐述了计算机网络综合布线系统设计的组成 ,并举实例介绍了综合布线系统在校园网中的设计方案及设备选型。     

以太网双绞线标准制作与应用实例

本文以国际电气电子工程师协会 (IEEE)选用的美国电子工业协会 (EIA)和电信工业协会 (TIA)的EIA TIA - 5 6 8快速以太网规范为标准 ,结合实际应用介绍网线的制作方法     

某城市综合体电气设计综合布线系统设计

某大型城市综合体项目的电气设计是整个项目设计的一部分。电气设计包括强电设计和弱电设计,综合布线系统是建筑智能化系统(弱电系统)的重要组成部分。针对此项目的特点,分析了项目综合布线系统整体设计思想,然后介绍了各子系统的设计要求和设计内容,最后通过部分综合布线系统图,进一步阐述了各个子系统之间的关联方式和配置。     

CDMA基站收发信机研制

主要介绍CDMA射频基站收发信机原理框图、指标及设计方法.完全符合IS－95标准的CDMA三扇区基站.接收机接收灵敏度－117dBm,噪声系数优于3dB;发射功率60W,三阶互调抑制大于45dB.     

LVDS与高速PCB设计

LVDS(低压差分信号)标准ANSI/TIA/EIA-644-A-2001广泛应用于许多接口器件和一些ASIC及FPGA中.文中探讨了LVDS的特点及其PCB(印制电路板)设计,纠正了某些错误认识.应用传输线理论分析了单线阻抗、双线阻抗及LVDS差分阻抗计算方法,给出了计算单线阻抗和差分阻抗的公式,通过实际计算说明了差分阻抗与单线阻抗的区别,并给出了PCB布线时的几点建议.     

基于ACSL的密码软件形式化验证方法

在分析通用软件形式化验证方法的基础上,这里设计提出了一种专门针对密码软件安全性的形式化验证方法。该方法采用ACSL（ANSI/ISO C Specification Language）语言对密码软件的安全性进行形式化描述,并采用自动证明与辅助证明相结合的方法,能够对软件的实现是否满足了对安全性至关重要的一些密码学特性进行有效验证。还以一个开源openssl实现中RC4算法的软件实现部分为例,给出了对其保险性进行验证的过程与步骤,结果表明了该方法的有效性。     

Using At-Speed BIST to Test LVDS Serializer/Deserializer Function

LVDS is the acronym for Low-Voltage-Differential-Signaling and is described in both the ANSI/TIA/EIA-644 and IEEE 1596.3 standards. High performance yet Low Power and EMI have made LVDS a popular choice for high-speed card-to-card serial links. A typical application is the serializer/deserializer (ser/des) function where wide TTL datastreams including clock is converted to a serial LVDS bit stream, sent over a cable, and deserialization and clock recovery performed on the receiving card. This is a powerful design technique but presents interesting challenges from a testability perspective. First, LVDS links have a much different fault spectrum than the well-established stuck-at models used for TTL logic levels. The LVDS interconnect is a transmission line model, where the signal carrying integrity of the cable, fault models and fault detection are very frequency dependent. In addition, the Ser/Des function with clock recovery requires the two devices to achieve synchronization, so efforts to test the link and ser/des functionality must meet the timing requirements of the internal logic. Ideally, any built-in-test capability for the link should be accessible via the JTAG port to take advantage of the existing industry tools and infrastructure.This paper describes a JTAG activated at-speed BIST technique used to test a high-speed ser/des chip set and cable.