高效剩余数至二进制转换器设计

针对目前剩余数系统所处理数据动态范围较小。而且剩余数至二进制转换器的面积和延迟较大等方面的问题,基于新中国余数定理II提出了一个高效并行转换算法,同时给出相应的电路实现。该算法采用模集合（2^n-1,2^n＋1,2^2n,2^2n＋1,可同时处理4个模,处理数的动态范围达到6n＋l位。乘法逆元简单,电路完全由基本的加法器构成,硬件实现容易。分析实验结果表明,相比同类模集合反向转换器,文中提出的转换器的面积节省了39．4％,速度提高了47．4％。     

高速率低功耗FIR数字滤波器实现

利用硬件描述语言在ASIC上对FIR数字滤波器进行了设计和综合。利用子项空间技术有效地减少了多常系数乘法中加法器的个数,并通过限制加法器深度来进一步降低高速率约束条件下的实现难度。综合结果表明,该方法可以有效降低硬件的实现面积,适用于高吞吐率低功耗的数字系统设计。     

数字FIR滤波器的设计与实现

数字滤波器是一种用来过滤时间离散信号的数字系统，通过对抽样数据进行数学处理来达到频域滤波的目的。根据其单位冲激响应函数的时域特性可分为两类：无限冲激响应（IIR）滤波器和有限冲激响应（FIR）滤波器。与IIR滤波器相比，FIR的实现是非递归的，它总是稳定的，更重要的是，FIR滤波器在满足幅频响应要求的同时，可以获得严格的线性相位特性。因此，它在高保真的信号处理，[第一段]     

数字FIR滤波器的MATLAB设计

介绍了数字滤波器的设计基础和利用窗函数设计FIR滤波器的方法。运用MATLAB语言实现了带阻和低通FIR滤波器的设计与仿真。     

基于车辆主控系统的FIR数字滤波器的设计实现

针对车辆主控系统的抗干扰问题,详细介绍了车辆主控系统可采取的软件滤波实现方法。针对各种干扰的不同,利用MATLAB软件设计了易于硬件实现的FIR数字滤波器。通过调整滤波器参数,循序渐进不断优化FIR数字滤波器,达到最优滤波效果,增强了车辆主控系统的运行速度和控制有效性。     

最佳FIR数字Doppler滤波器组的设计

本文以 Delong 算法为基础,系统地阐述了可用于 MTD 系统中,能对地面雷达杂波进行最佳抑制的 FIR 数字 Doppler 滤波器组的设计方法与过程,并给出设计实例。     

FIR滤波器的设计

数字滤波器现正日益广泛地应用在通信、音响、图象等领域之中。数字滤波器有“无限冲激响应型(IIR型)”和“有限冲激响应型(FIR型)”之分。本文讲解FIR滤波器的设计问题,较全面地介绍了它的各种优化设计方法,如傅里叶级数展开法、窗函数法、Remez Exchange法、预滤波器-均衡器构成法、内插法等。文章以初、中级技术人员为对象,给出了设计步骤、设计实例和一部分设计程序。     

基于梳状滤波器的FIR数字滤波器设计

根据子滤波器抽头级联法,采用梳状滤波器作为子滤波器,设计了一种新型FIR数字滤波器.通过C语言编程的方法来选择子滤波器阶数,使原型滤波器的过渡带宽度最宽.采用经过变换的通带和阻带边界频率来进行原型滤波器的设计,使得原型滤波器的阶数比传统实现方法低很多.采用该方法实现的FIR滤波器乘法器个数比传统方法少很多,硬件实现更为简单,大幅减小了硬件开销.该方法已成功用于回声消除和噪声抑制芯片,FIR滤波器的面积约为传统方法的50%,用180 nm 3.3 V/1.8 V 6层金属混合信号CMOS工艺流片,结果表明,对于过渡带较窄的滤波器,该方法非常有效.     

基于SystemView的FIR数字滤波器设计

SystemView是一个信号级的系统仿真软件,主要用于电路与通信系统的设计和仿真,能满足从数字信号处理、滤波器设计,直到复杂的通信系统等不同层次的设计与仿真要求。本文探讨了运用SystemView进行FIR数字滤波器的设计方法,并给出一个典型实例。通过仿真表明,设计结果能够达到指标要求,且设计过程简单易行,具有实用价值。     

基于高速流水线乘加器的FIR滤波器设计

本文介绍了一种有限冲击响应(FIR)滤波器的设计,其核心部分采用12×12位流水线乘加单元(MAC)实现。乘加结构中采用非重叠多位编码产生部分积,结合进位保留加法(CSA)阵列,通过超前进位加法器(CLA)累加产生最终结果。采用VHDL对FIR滤波器进行了描述,并在FPGA中进行了综合验证。     

Moduli Set Selection and Cost Estimation for RNS-Based FIR Filter and Filter Bank Design

Moduli selection is one of the most important issues in the implementation of systems that make use of residue number systems. In this paper, we describe a software tool that assists system designers in moduli selection for the design of RNS-based FIR filters and filter banks. According to some filter specification parameters, the software tool constructs valid moduli sets and calculates their estimated implementations cost in terms of delay, area and power consumption based on results obtained in logic synthesis. Moduli set that is most suitable for the user requirements is selected, together with the estimated cost, to be the output. Outputs of the software tool also indicate that certain level of trade-off among delay, area and power consumption exists for the RNS-based filter and filter bank implementation by using different moduli sets.     

基于MATLAB的FIR数字滤波器的设计

在满足幅度特性的要求下,FIR系统可以保证严格的线性相位特性,合理设计滤波器各参数以逼近理想滤波器,从而满足设计性能指标。反之,在某种准则下设计滤波器各参数,可获取最优结果。这里借助MATLAB软件工具箱,采用三种不同的方法设计FIR数字滤波器,并进行对比。     

基于遗传算法的FIR滤波器设计

提出一种FIR数字滤波器的优化设计方法,即将遗传算法应用于频率采样法的FIR数字滤波器设计中。结合给定的FIR数字带通滤波器的技术指标,用遗传算法得到频率采样法中过渡带的最佳采样值,并分别用遗传算法与查表法对过渡带中采样点的频率采样法进行仿真实现。实验结果表明,采用遗传算法设计FIR数字滤波器可获得最大的阻带最小衰减,从而解决了传统查表法不能保证最优的问题。     

基于FPGA的FIR滤波器的设计与实现

分析了FIR滤波器的结构特点和基本原理，基于Matlab用窗函数法对FIR滤波器进行设计，并在Sireulink中进行系统仿真。最后，在FPGA中实现并利用SignalTap Ⅱ逻辑分析器对设计进行测试验证，测试结果与仿真结果一致。     

基于FPGA的FIR滤波器的设计与实现

提出了一种基于FPGA的FIR滤波器设计方案.介绍了基于FPGA的FIR滤波器的数字信号处理的算法设计,采用直接型的基本结构来设计,通过1位乘以8位的乘法,然后再移位相加的方法即可得到结果,其运算效率明显提高,并结合先进的EDA软件进行高效的设计和实现,并给出了用Max＋PlusⅡ运行的仿真结果.该设计对FPGA硬件资源的利用高效合理,用VHDL编程,在FPGA中实现了高采样率的FIR滤波器.     

并行分布式算法FIR滤波器的FPGA实现

分布式算法(DA)是FPGA中实现FIR滤波器的重要手段。采用基本DA算法实现较高阶数的FIR滤波器时,占用的硬件资源较高,且随着变量的位数增加,其串行运算的特点也使其运行速度不高。为此,运用并行式的分布算法,将原LUT分解为若干较小LUT,并使参加运算的各变量各位组合同时送达查找表。QUARTUSⅡ仿真结果表明,滤波效果良好,资源消耗减少,运行速度显著提高。     

基于FPGA的FIR滤波器的设计

随着系统实时性要求的提高,对FIR滤波器要求也越来越高。因此,提出了一种基于FPGA的高速FIR滤波器实现方案,并借助QuartusII软件和MATLAB软件对该方案进行了仿真验证。仿真结果表明：该方案设计的FIR滤波器具有运算速度快、实时性好和节省硬件资源的特点,有一定的工程实用性。     

基于雷米兹交换算法设计线性相位对数FIR滤波器

根据线性相位对数FIR滤波器幅度响应与线性相位FIR滤波器幅度响应的关系 ,将线性相位对数滤波器设计转换为线性相位FIR滤波器设计。该方法直接采用雷米兹交换算法即可获得线性相位对数滤波器通带和阻带的等纹波特性。另外 ,该方法既可基于频域均匀采样也可基于频域非均匀采样 ,具有一定的通用性和灵活性     

FAULT-TOLERANT PERFORMANCE OF DATA TRANSMISSION MODELS BASED ON REDUNDANT RESIDUE NUMBER SYSTEM

Fault-tolerant data transmission models based on the redundant residue number system are proposed in this paper; they can transmit data correctly between two ends unless the residue errors exceed the error-correction capability. The expressions for the probability of error are presented when the channel noise is additive Gaussian noise and each branch is M-ary orthogonal signaling modulation. The expressions of the probabilities of undetected and uncorrected error are also obtained when the redundant residue number system are single error-checking and single error-correcting model, respectively.