数字调制识别的FPGA实现方法研究

为了解决通信信号识别中的数字信号调制识别技术这一重要问题,针对数字信号调制识别中常见的R值判决法在FPGA中实现问题进行研究,通过对算法特点的深入分析,提出了一种新的设计方法,有效地解决了传统流水线设计方法不能实现统计和计算的问题,使整个R值判决法运算单元完全流水线化.仿真实验结果证明了这种设计方法的可行性,并且可以广...     

基于流水线技术的FIR滤波器的设计与实现

本文依据流水线技术的原理,结合一个16阶低通滤波器为例,给出了在FPGA器件上用查找表法实现FIR滤 波器的设计.该设计通过Altera公司的EPF10K10LC84-4器件进行仿真验证,结果表明:设计实现了FIR滤波器,设计方法简单易行,不仅节约了硬件资源,而且提高了数字信号处理的速度,工作稳定可靠,满足设计要求.     

DES加密算法的FPGA优化设计

本文介绍了DES加密算法的原理及其圈函数模块、S盒和密钥的硬件优化设计,论述了FPGA设计中常用的状态机和流水线技术,并详细描述了该算法的状态机和流水线技术的FPGA设计实现方案,充分考虑了FPGA在其面积和速度上的最佳优化,分别给出了DES加密算法的状态机和流水线技术的(RTL)寄存器结构示意图,并对其所占用的硬件资源和速度等性能上进行了分析比较,各模块均采用VHDL语言编译仿真实现.     

流水线双模CORDIC算法的FPGA实现

CORDIC算法将复杂的算术运算转化为简单的加法和移位操作,然后逐次逼近结果.这种方法很好地兼顾了精度、速度和硬件复杂度,它与VLSI技术的结合对DSP算法的硬件实现具有极大的意义,因而在数字信号处理领域得到了广泛应用.本文首先简要介绍了CORDIC算法的原理,然后详细描述了双模CORDIC算法的模式控制和范围扩展,并且基于FPGA实现了流水线双模CORDIC算法,给出了综合结果,最后下载到FPGA开发板中验证通过.这些结果表明,本算法具有良好的性能,并且已经应用到OFDM系统的频率偏移校正中.     

FPGA在UHF频段RFID系统实时数字信号处理中的应用

为了提高UHF频段RFID系统数据处理的实时性以及数字信号处理的效率．本文提出了一种将FPGA应用于UHF频段RFID系统,来进行实时数字信号处理方法。文中重点介绍了FPGA各模块的设计,最后对系统进行仿真与实测。仿真结果与实测结果表明,利用FPGA能够高效地实现UHF频段的实时数字信号处理,达到了设计目标。     

基于DSP和FPGA全数字调制解调器

数字信号处理技术在通信领域得到了越来越重要的应用。本文将介绍一种运DSP以及FPGA技术来完成一个数字化的全双工专用调制解调器的方法。     

基于并行数据处理结构的电能质量在线监测

提出了基于现场可编程门阵列器件FPGA与数字信号处理器DSP并行结构的在线电能质量监测与分析 .由FPGA同步产生系统控制时序,并充分利用FPGA与DSP各自在数字信号处理领域中的特点,在FPGA内设计了16位浮点FFT运算模块用于谐波分析,应用DSP实现电压波动与闪变等电能质量指标数据的计算,采用FPGA与DSP并行数据处理的方式,达到采样与数据处理的同步进行的目的,从而完成对多路信号的无缝采样与分析.     

相参雷达信号源检定系统设计

提出了一种相参雷达信号源检定系统设计方案.该系统采用正交解调、A/D采样技术以及用DSP、FPGA等数字信号处理芯片对信号进行相关处理,能够完成对相参信号源的检定,并且介绍了系统总体框图及各个模块设计.     

一种基于单片机和FPGA的电力系统谐波分析方法

电力系统谐波分析往往基于数字信号处理技术,本设计以80C196KC为CPU,由于此CPU运算速度的局限,利用数字信号处理技术进行谐波分析的实时性比较差。为了提高快速离散傅立叶变换(FFT)的处理速度,研究了一种用FPGA实现FFT处理器的硬件结构,利用FPGAEPF10K20RC240-3设计和实现了64点FFT单片处理器。给出了FPGA实现FFT的方案和方法。实验表明,用FPGA实现FFT的算法,进而对电力系统谐波进行分析是一种可行的方案。     

基于FPGA的简易数字信号传输性能分析仪

设计了一种基于FPGA的数字信号传输性能分析系统,实现对数字信号传输性能的分析.系统采用FPGA为数字信号发生模块和分析模块控制芯片,按键输入传送控制信号给FPGA,FPGA产生频率步进可调的m序列,并进行曼彻斯特编码,信号经过模拟传输信道后,再由信号分析模块FPGA通过快速同步检测算法对信号进行同步提取,在示波器上测得眼图眼幅度等信息,实现了数字信号传输性能测试的功能.该系统密闭封装,人机界面友好,非常便于操作演示.     

一种高速浮点加法器的优化设计

高性能浮点加法器是现代微处理器中的重要部件,是实时图像处理和数字信号处理的核心,同时也是微处理器数据处理的关键路径,其完成一次加法操作的周期基本决定了微处理器的主频。本文介绍了一种高速浮点加法器的优化设计,它通过采用基于Two-Path算法的错位并行改进算法;在前导零预测电路设计中采用并行预测;尾数的54位CLA加法器中采用NAND门来代替以前CLA中常用的NOT门和AND门等一系列的改进措施,从而提高了浮点加法器的速度,使得加法运算由传统的5周期变成3周期,经仿真验证后,加法器的频率能达到350MHz。经仿真验证后,采用逻辑门比传统的浮点加法算法节省了23%。     

高性能CMOS全加器设计

全加器是数字信号处理器、微处理器中的重要单元,它不仅能完成加法,还能参与减法、乘法、除法等运算,所以,提高全加器性能具有重要意义.本文分析了两种普通全加器,运用布尔代数对全加器和函数、进位函数进行全面处理,提取了和函数、进位函数优化函数式.根据最优化函数式,设计了高性能CMOS管级全加器单元电路.这种CMOS全加器电路与常用CMOS全加器电路相比,电路结构简单、芯片面积小、电路传输延迟时间小、运算速度快.     

Yield‐aware sizing of pipeline ADC using a multiple‐objective evolutionary algorithm

In this paper, an efficient and highly accurate algorithm for yield‐aware design of pipeline analog to digital converters (ADCs) based on a four‐step approach is presented. First, a general netlist is generated for the data converter building blocks. Then, using an evolutionary method, its best performance sizing is estimated. Finally, the yield gets enhanced to reach a desired value. With the same accuracy, the presented algorithm can achieve yield optimization by approximately five times less computational cost compared with a state‐of‐the‐art MC‐based method. The framework is applied to demonstrate a reliable converter with optimum performance, power consumption, speed and area overhead during a single running process. A prototype 10‐bit resolution, 10‐MS/s pipeline analog to digital converter has been simulated in a 0.18‐µm 1.8‐V CMOS process. Presented results, applying the proposed method, show important advantages in terms of accuracy and efficiency. Copyright © 2016 John Wiley & Sons, Ltd.     

一种基于DSP的变频器回馈制动装置设计

阐述了采用双PWM控制变频调速系统中回馈制动的原理,运用高性能数字信号处理器TMS320LF2407进行变频器能量回馈制动系统的设计。主要介绍了设计方案中的软硬件设计方法。实际应用证明,该设计获得良好制动性能的同时也有效地节省了电能。     

基于FPGA图像滤波算法硬件化设计

本文分析图像滤波处理特点及其基本方法,初步研究基于SOPC的图像低层次处理的硬件化方法设计。对数字图像滤波方法进行对比分析和优化,用FPGA实现快速中值滤波算法;分析利用Sobel算子和系统级并行流水线进行图像边缘检测硬件电路设计的优点及可行性;采用基于系统级流水线的滤波器设计方法,用以优化平衡性能要求和设计大小的实际限制。由于采用的都是基本算术逻辑运算,完全能够保证处理的实时性。     

基于FPGA的GHz宽带中频数字采集系统的设计

针对大带宽复杂电磁信号的测试分析,介绍了一种基于FPGA的GHz带宽中频数字采集系统的设计,论述了系统的硬件总体设计和信号处理算法设计方案。采集系统ADC以1.6GHz采样率对中频信号进行采样,然后通过FPGA进行数字信号处理,通过对传统多相滤波算法的改进,设计了FPGA的高速大带宽信号的数字滤波方案,并采用多路并行处理的方法设计了高速数字正交混频算法,实现了最大为640 MHz的分析带宽和带内多路信号分析的功能。     

DSP的无位置传感器无刷直流电机控制系统

介绍一种基于DSP的无位置传感器无刷直流电机控制系统，采用端电压过零检测方法提取转子位置信号，利用DSP的优越性能消除了深度滤波，采用预定位的方法起动，简述了实现该控制系统的软件和硬件设计方案及控制策略，并给出了试验波形。     

基于DSP的单相有源电力滤波器的研究与设计

首先介绍了单相有源电力滤波器的基本原理与系统结构,然后阐述了基于鉴相原理的谐波检测方法与系统总体的控制策略。针对有源电力滤波器高速,精确的要求,利用高速浮点数字信号处理芯片TMS320F28335作为主控器,设计了一套全新的单相有源电力滤波器,文中给出具体的硬件设计和软件流程。最后,通过实验表明,本文所设计的系统正确性和有效性。     

基于DSP控制的单相逆变电源设计

本文基于DSP技术,用数字化方法实现的一种输出电压可调AC/AC电源的设计。给出了电源的工作原理、结构和控制电路的设计策略、实现方法及软件流程,并对设计的电路进行了仿真与实验,实验结果与仿真结果的比较表明了数字控制逆变器的良好控制性能,达到了设计要求。