I^2C总线存储器芯片的应用

0　引言Ｉ2 Ｃ总线存储器芯片由于具有外形小巧 ,引脚少 ,易于布线等特点 ,特别是还可以在没有Ｉ2 Ｃ总线的单片机系统中使用 ,所以应用日益广泛。Ｉ2 Ｃ总线只有二条信号线 ,一条是双向的数据线ＳＤＡ ,另一条是时钟线ＳＣＬ。Ｉ2 Ｃ总线存储器芯片只要与这两条线连接即可实现地址与数据的传输。1　Ｉ2 Ｃ存储器的地址当存储器芯片连接到Ｉ2 Ｃ总线后 ,芯片就具有唯一的 7位数地址 ,称为“从地址”。其中高 4位固定为 10 10 ,低 3位由芯片引脚所连接的电平而定。从地址和 1位读写控制位Ｒ/Ｗ构成器件寻址字节。在每片芯片内部 ,各字节单元…     

一种基于阻变单元特性的阻变存储器修复方案

针对新型阻变存储器(RRAM)工艺良率不高的问题,提出了一种新型的修复解决方案,该方案基于阻变单元的特殊性能,即初始状态为高阻,经过单元初始化操作过程后转变为低阻。利用这样特性的阻变单元作为错误检测位、冗余单元作为修复位,提出了三种不同的组织结构来实现修复操作。三种结构由于主存储器、检验位存储器及冗余存储器的组织方式不同,达到了不同的冗余存储器利用率。最后,通过数学分析可以证明,该方案在利用了较少冗余存储器的条件下,可以将阻变存储器的错误率普遍降低10～30倍,实现了较好的修复效果。     

四区自对准选层大电容存储器

当共同研究所于1976年春第一次讨论具体方案时,IBM公司在此前一年就发表了电子束直接曝光的8K位存储器。该存储器单元面积是6.5×19.8=130微米~2,如果改用集成密度来描述时,即相当于0.78M位/厘米~2,因而在大约1cm~2见方面积上集成密度可达1M位,这是研究方案中的大致目标之一。不过,为了实现1M位存储器,现在还有必要进行一些改进。现     

p沟道锗/硅异质纳米结构MOSFET存储器及其逻辑阵列

采用巴丁(Bardeen)传输哈密顿方法,数值计算了p沟道锗/硅异质纳米结构存储器的时间特性.由于台阶状隧穿势垒和较高价带带边的作用,这种新型的存储器单元可以同时实现器件的快速编程和长久存储,具有优异的存储特性.以2×2逻辑阵列为例说明了这类存储器单元组成逻辑电路的设计原理.研究结果表明:这种器件可以作为在室温下工作的性能优异的非易失性存储器单元,有望在将来的超大规模集成电路中获得应用.     

p沟道锗/硅异质纳米结构MOSFET存储器及其逻辑阵列

采用巴丁(Bardeen)传输哈密顿方法,数值计算了p沟道锗/硅异质纳米结构存储器的时间特性.由于台阶状隧穿势垒和较高价带带边的作用,这种新型的存储器单元可以同时实现器件的快速编程和长久存储,具有优异的存储特性.以2×2逻辑阵列为例说明了这类存储器单元组成逻辑电路的设计原理.研究结果表明:这种器件可以作为在室温下工作的性能优异的非易失性存储器单元,有望在将来的超大规模集成电路中获得应用.     

低功耗可配置FFT处理器的ASIC设计

提出了一种低功耗可配置FFT处理器的设计方案和存储器地址产生方法,可进行8点、16点、32点、64点、128点和256点运算.采用基2算法和基于存储器的顺序结构,将长位宽的存储器分成两个短位宽的存储器,并在蝶形单元中将4个实数乘法器减少为3个,进一步降低了功耗.同时,在存储器读写和蝶形单元的运算之间采用流水线结构,以提高处理速度.该FFT处理器采用SMIC 0.18,um CMOS工艺库进行综合及布局布线,芯片核心面积为1.09 mm2,功耗仅为0.69 mW/MHz,实现了低功耗的目标.     

半导体微细加工中的光刻技术

本文介绍了光刻技术的新进展,分析比较了各种光刻技术的自身优势,展望了它们的前景,探讨了它们在动态随机存取存储器(DRAM)进入G位时代的地位和作用。     

表面电荷器件的RAM存储器

以前,电荷转移器件只能制作移位寄存器,现在美国通用电气公司使用表面电荷晶体管制成了动态随机存取存储器(RAM)。这存储器为4×8位阵列,可发展为4096位存储器。每位面积为2.5密耳~2,存取时间150毫微秒,循环时间250毫微秒。制造存储器采用耐熔金属MOS工艺,其目的是使其单元结构能与当前MOS RAM的单晶体管结构同样简单,单晶体管单元存在的问题是位线的电容很高,往往导致逻辑信号电平的损耗。为解决这问题,GE公司先将电荷从位线存储区取出,然后从位线转移到     

IBM公司制成第一个电荷转移存储器系统

美国国际商业机器公司(IBM)使用电荷耦合器件(CCD)首先制成了半导体存储器系统,从而使CCD工艺从实验室进入实用阶段。据介绍,这个系统为一个5760位缓冲存储器,分六片,每片由串联的双480位移位寄存器组成。每个移位寄存器由10个CCD通道组成,每48位接一个场效应晶体管刷新放大器。6个移位寄存器串联组成一个2880位缓冲器,两个缓冲器构成一个存储器系统。结构采用铝与多晶硅栅双层金属化,转移速度与封装密度俱比较高。每位面积仅为2.08密耳~2,整个存储器的总有效面积为30×90密耳~2。     

新型每位1电极的64KCDD存储器

该64K位CCD存储器,除每位1电极外,时钟结构也比较简单。这种结构中,在入出端是由四个每相均有相位移动的4相CCD寄存器组成。输入信号分别进入各个寄存器。整体是由128个512位存储器陈列组成。片子尺寸是5.3×6.1毫米,数据转移速度为4MHz,功耗为100mW以下。     

基于氧化钨的8 Mb高密度阻变存储器设计

设计了一款基于氧化钨的8Mb高密度阻变存储器,采用单晶体管开关、单电阻(1T1R)的存储器单元结构,设计了完整的存储单元、行列译码器、写驱动和灵敏放大器等关键模块。存储器芯片采用HHNEC 0.13μm 1P8M CMOS工艺流片。仿真结果表明,在8F2的高密度存储单元面积下,该存储器可实现准确的数据写入和读出功能。     

ST1OF168微控制器

STMicroelectronics公司宣布推出一种包含快闪存储器的新型微处理器,它具有保护芯片快闪存储器的功能,可以防止非法读取存放在快闪存储器中的程序,或者防止出现系统错误,例如防止失去时钟信号。这项新型微控制器的型号为ST10F168,其中包含16位的ST10芯核,专门针对汽车电子产品而选用的外围部件,存储量为256K字节的内部快闪存储器,2K字节的双端口RAM(随机存取存储器)以及6K字节的普通RAM。在快闪存储器中存放重要的子程序,执行这些子程序的时钟频率为25MHz,所以执行一条指令所需时间一般不到80ns。     

阻变型非易失性存储器单元电路结构设计与Spice仿真

为进一步确定阻变型非易失性存储器的擦写速度、器件功耗和集成度等实用化的性能指标,设计RRAM存储器单元电路结构,并使用HSpice软件分别对RRAM存储器单元结构电路的延时和功耗性能进行仿真.同时,通过仿真对双极型和单极型两种电阻转变类型及器件工艺进行比较和分析,确定1T1R结构电路单元适用于双极型阻变型非易失性存储器件,并且电路仿真的结果为阻变型非易失性存储器的进一步实用化提供了参考.     

快闪器件研究

快闪存储器由于其所具有的非挥发电可编程和片擦除特性,在嵌入式应用中有望取代SRAM、DRAM以及磁性存储器,并愈来愈受到重视,产品的市场占有率稳步上升,近10年来发展迅速。随着嵌入式系统和移动设备的发展以及集成电路特征尺寸的进一步缩小,在现有基础上对嵌入式存储器又提出了新的要求,主要有两条:更低的工作电压和更快的擦写速度。为满足这些要求,国际上在快闪存储器单元结构和相应的工艺实现方法上开展了大量的工作。对快闪存储器结构方面的研究进行了综述,以利于国内同行对该领域及快闪存储器的机理和研究方向有一个较全面的了解。     

硅栅工艺及其应用

一、引言在MOS集成电路领域里,为了提高集成度、电特性及稳定性,人们进行了大量的研究工作,使MOS器件获得了迅速的发展,新工艺、新技术和新结构层出不穷。特别是在存储器方面的发展更快,例如,加拿大贝尔北方研究公司的8192位移位寄存器,美国通用仪器公司的2048位动态随机存储器。还出现了18000位单块随机存储器,12000位单块只读存储器,16384位只读存储器。MOS动态存储器中,主要是1千位随机存储器。另外,性能更高的N沟4千位随机存储器已试制成功,正在投入批量生产。     

微细加工中的光学成像

随着时间的推移,当硅片尺寸不断地增大时,集成电路微细图形尺寸和对准极限公差也不断地缩小。由于硅片增大和图形尺寸缩小,这样就对接触式和接近式光刻机造成了困难,并且也不可能在一个透镜视场内对整个片子进行投影光刻。目前,在一个透镜视场内能分辨的单元的上限是～10~8,而在4英寸硅片上1μ分辨率相当于能分辨的单元为2×10~9。通过扫描和分步重复光刻划分光学视场,能使硅片上的单元分辨率提高到量大数值。对于分步重复光刻来说,10~8单元极限适用于芯片。此外,从原理讲,芯片视场本身能通过扫描和成像分步重复划分。光学光刻的实际极限是由分辨率、套刻以及光致抗蚀剂特性确定的。以光致抗蚀剂为例,将用引进的多层以及无机抗蚀剂,能够得到很好的效果。新型抗蚀剂明显的好处是完全消除了驻波缺陷。新型抗蚀剂是光刻低于1～1.5μm线条的关键因素。光刻极限约为0.4～0.8μm,这主要取决于我们挖掘远紫外、图象分布以及设计潜力。     

制作高集成度动态RAM的各种单管单元结构的综合比较

大容量MOS动态RAM的进展显著。促进这种进展的基本技术之一是单管单元。存储单元的设计左右着存储器芯片的整个设计。根据字线和数据线(位线)的结构,可以将在16K位阶段中已成为主流的单管单元分为几种。作者通过综合性的评价,主张对高集成度动态RAM采用低阻材料的字线形成的折叠式数据线最为合适。 集成度一但从256K位提高到1M位以上,信号电荷量的减少就成为问题。为了改善这一点,作为单管单元介绍堆积型和开槽型结构。也要涉及到最近的CMOS化的倾向。作者认为,最重要的是成本,目前尚未见到能取代单管单元的实用单元。     

ADMCF38 28脚带闪烁存储器和电流检测的DSP电机控制器

应用领域洗衣机、电冰箱空气压缩机、风扇、泵、工业变速驱动电机类型永磁同步电机（PMSM）无刷直流电机（BDCM）特点20MIPS定点DSP内核单时钟周期指令时间（50us）ADSP一月XX系列代码兼容独立计算单元ALU乘法器／累加器桶形移位器多功能指令单周期现场切换（contextswith）高效指令发生器零附加循环（zeroverheadlooping）条件执令两个独立的数据地址发生器存储器配置512X24位程序存储器RAM512X16位数据存储器RAM4KX24位程序存储器ROM4KX24位程序闪烁存储器三个独立的可编程扇区安全锁定位10K擦除／程序周期三相16位PWM…     

4G AG-AND型闪存

4Gb的AG-AND型闪存R1FV04G13R和R1FV04G14R可提供10MBps编程速度，分别具有8位和16位配置，90nm工艺和改进的存储器单元设计使芯片面积大约缩小了三分之二，可以在单个芯片上配置512MB的记录介质。     

分布式雷达信号处理用的微计算机硬件

本文描述了分布式结构雷达数字信号处理的微计算机硬件。该硬件由一种称为雷达处理模块(RPM)的微型计算机组成。这种模块填补了完成雷达信号处理所需要高速位处理作业的专用和通用两种数字处理结构之间的空白。RPM中的存储器系统由内部和外部随机存储器(RAM)以及外部只读存储器(ROM)组成。ROM包含操作程序和检查程序,RAM用来存储数据、计算子程序和程序执行。本文说明了分布式结构用于雷达数字信号处理的好处。