微弱信号高精度线性放大电路的设计

一般传感器的输出信号多为微弱的线性直流电压信号,电压值在几毫伏到几十毫伏之间,而测量仪表大多采用单片机进行数据的采集与处理,这就要求对传感器的输出信号进行高精度、线性的放大[1]。本文的设计电路由惠斯通电桥电路和两级运算放大电路构成,第一级运算放大电路由一个双运算放大器构成,双运算放大器可获得的较严格的匹配在性能上有显著提高;第二级运算放大电路实现二次放大和滤波作用。与传统的三运放差分放大电路相比,本设计电路具有较高的共模抑制比和较好线性度。     

一种适用于宽带小应变信号精确测量的放大电路

介绍一种适用于宽带小应变信号精确测量放大器电路设计方法，给出了提高电路性能的一些措施，经实测表明技术指标优良。     

一种用于抑制共模信号的差分放大电路的研究

在GIS检测系统中,电荷放大器检测到的信号中往往含有较多的共模干扰,常用的电荷放大器满足不了要求。基于此问题,利用电荷放大器的基本原理,设计一种三运放差分放大电路。该电路由3个电荷运算放大器组成,电路中确定了运算放大器的型号以及主要器件和参数。经过Multisim仿真和硬件电路实验检测证明,该电路能有效地抑制GIS闪络故障中的共模噪声,而且拥有较宽的工作频率。因此,该电路可以稳定的工作在频率为10~180 k Hz的范围内,而且能有效地抑制信号中的共模信号干扰,具有失真小、动态范围大等特点。     

电流激励神经信号再生电路

介绍了一种电流激励神经信号再生电路,该电路由探测电路和激励电路组成。探测电路由全差分运算放大器和仪表放大器组成。全差分运算放大器从神经元上端探测并放大神经信号,仪表放大器对信号进一步放大。最后激励级的跨导放大器将电压线性的转化为电流。电路采用CSMC0.5μmCMOS工艺设计,芯片版图尺寸为0.93mm×0.60mm。芯片的仿真结果为：在±2.5V供电电压下,功耗为8.1mW,输出电流最高可达0.357mA,输出电阻为152kΩ,总谐波失真小于1.9%。     

一种高共模抑制比恒定跨导运算放大器

介绍了一种基于电平位移技术实现恒定跨导的CMOS Rail-to-Rail运算放大器。该电路克服了一般运算放大器输入共模范围小的特点,输入级引入了电平位移电路,使运放在各种输入共模电压下的跨导几乎恒定。在此基础上,设计了一种具有高共模抑制比的恒定跨导运算放大器。该运算放大器具有Rail-to-Rail的输入、输出能力。整个电路采用Hynix 0.5μm CMOS工艺进行设计。     

一种D类推挽放大电路的设计

提出一种基于CPLD的D类功率放大电路的设计,该设计改进了传统C类功率放大电路效率低、对管不易匹配、调试不方便等不足之处,同时采用EPM240T100CS CPLD作为放大电路的控制与保护单元,其工作效率更高,性能更稳定、可靠。还给出了CPLD中的电路模块框图和Verilog设计流程图。该设计中的D类推挽放大电路主要应用于调幅与调频通用的功率发射机的研制,以期为相似设计提供参考。     

一种微弱电荷检测放大电路设计

针对传统电荷放大器对电缆噪声敏感,无法精确测量微弱电荷的问题,设计了一种三运放差动放大电路。通过构建传统电荷放大电路的噪声模型,分析了本底噪声对测量结果的影响,针对其共模特性,设计了三运放差动放大电路,放大微弱电荷同时能有效抑制电缆中的本底噪声,提高电路的共模抑制比。经Multisim仿真和硬件电路实验证明,该电路能实现±1.5 pC微弱电荷的检测放大,在电缆叠加32.8 mV干扰噪声的情况下,输出信号幅值与理论值误差仅为1.3%,进而验证了该电路的可行性与可靠性。     

一种高共模抑制比仪用放大电路的设计

本文针对传统仪用放大电路的特点,介绍了一种高共模抑制比仪用放大电路, 通过提取共模输入电压,引入共模负反馈,大大提高了通用仪表放大器的共模抑制能力。     

基于gm/Id方法的Pipelined-SAR ADC高性能余量放大器设计

基于gm/Id查找表方法,设计了一种用于14位100 MS/s流水线逐次逼近寄存器模数转换器(Pipelined-SAR ADC)的余量放大器。该余量放大器采用高增益宽带宽的增益自举运算放大器(OTA)结构。该方法通过lookup函数查找器件直流工作点,克服了传统方法对短沟道器件参数无法准确设计的问题。通过迭代算法来选择核心器件的gm/Id,使电路在满足性能要求的同时实现功耗的优化设计,且具有很好的工艺移植性。基于SMIC 55 nm CMOS工艺,对设计的OTA性能进行了仿真验证,实现了在92 dB直流增益、180 MHz闭环-3 dB带宽、1.44 mV_rms噪声等多维约束条件下电路功耗为1.9 mW的最优化设计。     

一种高速BiCMOS采样/保持电路的设计

给出了一种基于BiCMOS OTA的高速采样/保持电路。设计采用0.35μm BiCMOS工艺,利用Cadence Spectre进行仿真。当输入信号为242.1875 MHz正弦波,采样速率为500 MSPS时,该采样/保持电路的SFDR达到59 dB,各项指标均能达到8位精度。在3.3 V电源电压下的功耗为26 mW。该采样/保持电路已应用到高速8位A/D转换器的研制中,取得了很好的效果。     

全差分运放中共模反馈电路的一种新接法

提出一种新的连接方法,利用一个简单的差分对,通过与差分信号共用信号通路,实现共模反馈电路,比传统方法节省了晶体管.并给出使用了这个共模反馈电路的一个高速、高增益、二级全差分运算放大器的设计实例.给出了理论分析和HSPICE的模拟结果.其共模回路的开环增益72dB,单位增益带宽34MHz,相位裕度是70°,增益裕度12dB.     

基于Multisim的差动放大电路的性能研究

差动放大电路的主要作用是抑制共模信号和放大差模信号,因而具有良好的温度和噪声特性,是集成运放的重要基础。为了在实际中更好地应用差放电路,这里对长尾式和恒流源式差动放大电路不同接法的特征参量,如共模抑制比、温度特性、传输特性等分别进行了仿真分析。运用Multisim进行仿真比较,可以方便观测不同电路的性能特点,有利于根据具体电路的设计指标选择合适的差放电路结构形式。     

一种高性能共模反馈CMOS运算放大器

介绍了一种具有高增益,高电源抑制比(CMRR)和大带宽的两级共源共栅运算放大器。此电路在两级共源共栅运算放大器的基础上增加共模反馈电路,以提高共模抑制比和增加电路的稳定性。电路采用0.35μm标准CMOS工艺库,在Cadence环境下进行仿真。结果显示,该放大器增益可达到101 dB,负载电容为10 pF时,单位增益带宽大约为163 MHz,共模抑制比可达101dB,电路功耗仅为0.5 mW。     

由于电阻精度引起差分放大电路误差的分析

差分放大电路的最大特征就是放大差模信号,抑制共模信号。使用差分放大电路放大信号时,在选择共模抑制比高的集成运放的情况下,为了使输出误差尽可能小,就要保证电阻元件有较高的精度。通过具体计算来说明电阻精度对差分放大电路误差的影响。电阻精度越高误差越小,相反电阻精度越低误差越大。     

一种新型的CMOS电流反馈运算放大器

电流反馈运算放大器在高速高频电子领域有广泛的应用，但目前市场上流行的基于互补双极性结构的电流反馈运算放大器的电源电压和功耗都较高。文章主要在文献[1～3]基础上设计了一种新型的CMOS电流反馈运算放大器，使用0．51μmCMOS工艺参数（阈值电压为0．7V），模拟结果获得了与增益无关的带宽、极大的转换速率。电路参数为：81db的开环增益、87度的相位裕度、123db共模抑制比，以及在1．5V电源电压下产生了约6．2mW的功耗。     

应用于神经信号再生系统的跨导放大器

采用华润上华0.6μm标准CMOS混合信号工艺设计了一种应用于植入式神经信号再生系统的跨导放大器.该放大器采用全差分结构以获得高输出摆幅,利用源反馈技术改善线性度,并设计了共模反馈电路以稳定共模输出电压.该跨导放大器工作在5V的电源电压下,具有0.55 S的跨导增益和100 kHz的3 dB带宽,可以满足系统的需要.     

反馈放大电路的一种计算方法

负反馈放大电路的计算，首先计算放大倍数和输入阻抗。传统方法是区分电压并联、电流并联、电压串联、电流串联四种电路类型，使用不同的方式进行计算。     

弱信号放大电路的设计

依据仪表放大器的工作原理,利用德州仪器公司的TLC2652设计了一低频弱信号放大电路。通过Multisim软件仿真分析,该电路具有极高的输入电阻,极低的输出电阻,共模抑制能力很强,能放大频率在0—300Hz内的微伏级信号,且该电路的工作稳定,失真度小。