45nm CMOS工艺下的低泄漏多米诺电路研究

在研究了45nm CMOS工艺下晶体管泄漏电流特性的基础上,提出了一种可以同时减小多米诺逻辑电路亚阈值和栅极氧化层泄漏功耗,带有NMOS睡眠开关并使用双阈值电压、双栅极氧化层厚度的电路技术。该电路技术与标准的双阈值电压多米诺逻辑电路相比,待机模式时消耗的总泄漏功耗在110℃时最高可以减小65.7%,在25℃时最高可以节省达94.1%。     

高速抗噪声CMOS动态电路设计

提出了一种利用窄脉冲发生器驱动输出级,以提高电路抗噪声能力,同时保持动态电路的高速特性的多输入动态逻辑电路.提出了这种电路的分析模型,用于说明电路的抗噪声特性和管子的参数设置.在0.18μm CMOS工艺,1.8V的Vdd电压和55℃的环境温度下,模拟结果表明:与现有的两种技术相比,在相同的最坏延时情况下,新结构具有更好的抗噪声能力,分别提升了12%和8%;而在具有相同的抗噪声能力的情况下,新结构具有更快的速度,分别提高了1.6倍和1.4倍.     

高速抗噪声CMOS动态电路设计

提出了一种利用窄脉冲发生器驱动输出级,以提高电路抗噪声能力,同时保持动态电路的高速特性的多输入动态逻辑电路.提出了这种电路的分析模型,用于说明电路的抗噪声特性和管子的参数设置.在0.18μm CMOS工艺,1.8V的Vdd电压和55℃的环境温度下,模拟结果表明:与现有的两种技术相比,在相同的最坏延时情况下,新结构具有更好的抗噪声能力,分别提升了12%和8%;而在具有相同的抗噪声能力的情况下,新结构具有更快的速度,分别提高了1.6倍和1.4倍.     

High-Speed,Robust CMOS Dynamic Circuit Design

提出了一种利用窄脉冲发生器驱动输出级，以提高电路抗噪声能力，同时保持动态电路的高速特性的多输入动态逻辑电路. 提出了这种电路的分析模型，用于说明电路的抗噪声特性和管子的参数设置. 在0.18μm CMOS工艺，1.8V的Vdd电压和55℃的环境温度下，模拟结果表明：与现有的两种技术相比，在相同的最坏延时情况下，新结构具有更好的抗噪声能力，分别提升了12%和8%; 而在具有相同的抗噪声能力的情况下，新结构具有更快的速度，分别提高了1.6倍和1.4倍.     

应用于计算机的低噪声开关电源电路设计

设计了一种应用于计算机的低噪声开关电源电路,通过调节PWM占空比来达到系统稳定输出的目的,同时通过内部保护电路来监控和保护3.3 V/±5 V/±12 V输出电压.根据计算机电源系统对该电路以及内部模块电路进行了介绍和分析.仿真和测试结果表明,采用该开关电源控制电路组成的系统在提高电路性能的同时,可以有效提高系统的稳定性和抗噪性,具有输出电压精度高、输出纹波小、低噪声、安全可靠等特点.     

Robust Design of Basic Low Voltage CMOS Transconductors

Two new low voltage transconductors are introduced and the statistical design of these transconductors are presented. The circuits operate in the saturation region with fully balanced input signals. Initial circuit simulation results are given. Response surface methodology and design of experiment techniques are used as statistical VLSI design tools together with the statistical MOS (SMOS) model. The response surfaces obtained for the two transconductors show the trade-off between area and functional yield. Using these contours, the designer will be able to estimate the functional yield of the circuits before fabrication. The contours also provide information regarding which transistor aspect ratios are to be altered to achieve a better functional yield.     

Robust Design of Basic Low Voltage CMOS Transconductors

Two new low voltage transconductors are introduced and the statistical design of these transconductors are presented. The circuits operate in the saturation region with fully balanced input signals. Initial circuit simulation results are given. Response surface methodology and design of experiment techniques are used as statistical VLSI design tools together with the statistical MOS (SMOS) model. The response surfaces obtained for the two transconductors show the trade-off between area and functional yield. Using these contours, the designer will be able to estimate the functional yield of the circuits before fabrication. The contours also provide information regarding which transistor aspect ratios are to be altered to achieve a better functional yield.     

一种低功耗晶振电路的设计

文章提出一种适于片内集成的低功耗CMOS晶体振荡电路,使得电路的平均工作电流从几μA下降到1μA。仿真表明在正常情况下,电路的平均工作电流小于1μA。     

一种低功耗CMOS晶振电路的设计

文章提出一种适于片内集成的低功耗CMOS晶体振荡电路，使得电路的平均工作电流从几μA下降到1μA，仿真表明在正常情况下，电路的平均工作电流小于1μA。     

Low Leakage SOI CMOS Static Memory Cell With Ultra-Low Power Diode

A new CMOS digital storage device is developed based on the combination of two reverse biased composite CMOS diodes, each of them featuring ultra-low leakage and a negative impedance characteristic in reverse mode. The biasing of MOS transistors in very weak inversion, with negative gate-to-source voltages, results in a static current that lays orders of magnitude below that of conventional cross-coupled CMOS inverters. Based on our device, a 7-transistors SRAM cell is presented. Modeling, simulation and experimental characterization of the main properties of this cell are reported for a 0.13 mum partially-depleted SOI CMOS process. The feasibility of ultra-low leakage memory circuits is demonstrated experimentally by the design of a 256 times 1 bits SRAM column     

漏电开关带载动作特性试验线路优化设计

当漏电开关N极为常通情况时,在进行剩余电流动作特性带载试验过程中,因现有的检测设备无法精确测出开关分断时间,需要配合其他附加设备进行动作特性分断时间测量.在此测试线路过程中会导致测量结果不准确,也无法更加精确地对更小的漏电电流值进行测量.因此,该文将在原有的测试线路工作原理中进行线路优化.并针对此现象设计一套能够满足检...     

基于环境微弱能量收集的低阈值CMOS电路设计

环境中存在着丰富的电磁波能量,而人体运动产生的机械能则是一种不受外界干扰非常稳定的能源,这些能源的存在使设备为自身供电成为可能.由于射频电磁波能量和振动能量密度低的特性,设计了一种能够匹配低功耗低电压的复合能量收集与管理电路.该电路采用0.18 μm标准CMOS工艺,对电源转化模块、电源调节模块(整流电路、滤波电路、升压电路,以及为升压电路提供时钟信号的振荡电路)和储能模块进行了分析与设计.整流电路的最低输入电压为200 mV,整流效率达到75％.升压电路采用新型电荷泵电路,具有4.8倍升压效果,输出电压最高达到970 mV,电压纹波率为0.5％.当输入电流为50 μA时,该电路转换率为10％,输出平均功率为1.14μW.     

基于CMOS开关电容技术的CAS解调电路设计

基于双二阶CMOS开关电容滤波器和隔离串联技术,应用抗混叠滤波技术和平滑滤波技术,采用UMC 0.5μm CMOS工艺实现了CAS解调电路的设计,并保证了解调的灵敏度。仿真和设计结果表明,该解调电路具有良好的稳定性和灵敏度,能应用于各种通信模拟解调集成电路设计。     

一种低功耗CMOS晶振电路的设计

本文提出一种低功耗晶振电路,电路采用一种P管和N管的栅端串联电容的反相器,这种反相器的启动电压低于P管和N管的阈值之和,整体电路消耗的电流大概为传统电路的1/5。此晶振电路基于MXIC 0.5μm仿真模型验证实现,整体电路消耗的功耗电流小于750nA。     

低漏电常闭型光电隔离开关设计

研制了一种新型的低漏电常闭型光电隔离开关。介绍了该光电隔离开关的工作原理、参数设计。通过特别的结构设计实现了对微小漏电流的控制,并对其进行了工艺改进,提高了器件可靠性。器件测试结果显示,参数指标达到设计值,从而验证了设计的有效性。     

开关式低压CMOS温度传感器的设计与实现

介绍了一种基于0.18μm CMOS工艺,具有开关功能的低压集成温度传感器。该温度传感器利用半导体pn结的电流电压与温度有关的特性,获取双极晶体管基极-发射极电压差值ΔVBE,采用仪表放大器进行后级放大。仪表放大器由两个采用折叠式共源共栅结构,带有PD开关信号的运算放大器作为反馈系统,放大倍数为7。用ADE工具,对整个电路在工作电压1.8 V、偏置电流20μA下进行仿真,得到其精度为1.58 mV/℃,再在不同工艺角下进行仿真验证。版图总面积为320μm×280μm。该设计已经在一款数字视频芯片中得到实现,用于实时检测芯片温度。实际测试结果与模拟仿真结果基本相同。     

仪器漏电引起的CMOS电路闩锁

以某整机在调试过程中发生的一只CMOS驱动门电路的闰锁失效为例，具体分析了测试仪器感应漏电引起CMOS电路闩锁的现象、机理和原因，具有一定的典型性。     

非带隙低功耗低温漂CMOS电压基准电路设计

通过Vth与VT(热电压)相互补偿原理,提出一种新型非带隙CMOS电压基准源,其输出基准电压具有极低温度系数.采用0.34μmFoundry18工艺模型和Candance Spectre EDA工具对电路进行模拟验证,获得以下结果:输出电压为552.845mV(T=27℃,VDD=3.3V),温度系数为1.98ppm/℃(-30℃℃～+130℃),功耗为21.85μw.电源电压从2.5V变到4.5V,输出电压的变化为0.15％(相对于VDD=3.3V时的输出).该电压基准源可望应用于高精度、低功耗IC系统的设计研发.     

一种高稳定低功耗CMOS过热保护电路的设计

采用1．2μm CMOS工艺,设计了一种过热保护电路,并利用Cadence Spectre仿真工具对电路进行了仿真,结果表明,电路的输出信号对电源的抑制能力很强,在3．5V以上的电源电压工作下,输出过热保护信号所产生的过热温度点基本保持不变,约为132℃;同时在3V电源电压工作下,电路功耗约为1．05mW,而在9V的高压下工作,功耗仅为14．4mW。由此可见,此电路性能较好,可广泛应用在各种集成电路内部。     

Low Power Design of High Speed CMOS Pulse Stream Neuron Circuit

The greatinformation processing power of human being' s neural systems has attract-ed a lotof attention of those who are dedicated to the implementation of Artificial NeuralNetworks(ANNs) ,which are expected to be of the same computat...