P—InPMIS结构界面陷阱的深能级研究

对经ＰＥＣＶＤ生长的Ｐ－ＩｎＰＭＩＳ结构的界面陷阱进行了研究。样品介质模生长是在特定条件下进行的，分别利用Ｃ－Ｖ和ＤＬＴＳ技术进行研究。结果表明，结果表明，在介质膜和ＩｎＰ之间的ＩｎＰ之间的ＩｎＰ－侧有界面陷阱存在，并获得了与之有关的深能级参数。这些陷阱可能是不同生长条件的介质膜淀积过程中等离体引进的有关辐照损伤。     

PECVD SiO_2-InP MIS结构研究

本文报导用正硅酸乙酯等离子增强化学汽相淀积(PECVD)技术在InP上淀积SiO_2膜的方法,用C—V,DLTS,AES,XPS等手段测量分析了PECVD SiO_2-InP MIS结构的电学性质和界面化学结构,研究了淀积前InP表面的不同处理对界面特性的影响。     

新的双层介质的InP MIS结构

本文提出了一种由真空蒸发法淀积的SiO薄膜和在P_2O_5气氛中进行InP的热氧化而形成的 InP本体氧化层(native oxide)所组成的新的双层介质 InP MIS结构.通过高频C-V特性的测量得到了较好的界面特性,其中最小界面态密度达8.5×10~(10)cm~(-2)eV~(-1).本文还通过俄歇电子能谱(AES)的测量探讨了上述InP的本体氧化层在改善InP MIS结构的界面特性方面所起的作用.     

CVD法淀积Al_2O_3膜及其与InP、Si的界面性质

本文介绍了用CVD方法分别在Si和InP上淀积了Al_2O_3膜.并用椭偏仪、高频C-V,准静态C-V、DLTS对Al_2O_3膜的性质及其与Si和InP的界面性质进行了测试分析.     

InP上等离子增强化学汽相淀积SiO_2膜及其MIS结构C-V特性研究

本文研究了利用正硅酸乙酯在InP上等离子增强化学汽相淀积SiO_2膜的方法.研究了InP表面处理对SiO_2-InP界面的影响.测量分析了SiO_2膜的性质,InP-MIS结构的C-V特性及其滞后、频散效应.结果指出,用这种方法可获得性能较好的SiO_2膜和SiO_2-InP界面.     

SiO_x(X≈2)膜的淀积/氧化生长工艺

本文报道了SiO_X(X≈2)膜的淀积/氧化生长工艺,通过控制氧含量X的值而达到控制膜折射率的目的,所生长的膜已应用于半导体集成光电子电路中聚酰亚胺P.I/SiO_X(X≈2)介质光波导的研制工作中.     

阳极氧化Al_2O_3膜/InP和自身氧化膜/InP的界面性质

研究了用阳极氧化法制备的Al_2O_3膜/InP和自身氧化膜/InP两种MIS结构的组分分布和电学性质,AES、I-V、C-V和DLTS等测试结果表明,Al_2O_3/InP结构的性能更为优越.用DLTS方法发现这两类样品都具有峰值能量为Ec-Es=0.5eV、俘获截面为～10~(-15)cm~2的连续分布的界面电子陷阱.认为该电子陷阱与磷空位缺陷有关.     

磷硅玻璃膜的等离子活性淀积及特性

研究了由等离子体活化反应系统(P—PSG)淀积的磷硅玻离膜。分析了对应不同淀积参数的P—PSG的基本特征。在该等离子体淀积方法中,利用反应气体SiH_4、PH_3和N_2O进行淀积, P—PSG有高的淀积速率〔大约为百分之10(W/O)P摩尔重量〕。用这种方法淀积的P-PSG膜与常压下(AP-PSG)淀积的常规PSG膜比较,显示出良好的薄膜性能,如在热处理期间具有较强的抗裂性,保真的台阶覆盖和可控的压应力等。     

氨气预氮化制备超薄氮化硅薄膜及电学性能

为寻求制备性能良好的纳米厚度氮化硅(SiN_x)薄膜的方法,采用NH_3等离子体氮化、SiH_4/NH_3等离子增强化学淀积法及先氮化后淀积的方法制备了三种SiN_x薄膜,研究比较了三种薄膜的性质。用X射线光电子谱检测了NH_3等离子体氮化Si片得到的SiN_x薄膜的组分,利用椭圆偏振光谱仪测量薄膜厚度,估算了氮化速率。用NH_3和SiH_4作为反应气,分别在原始硅片和经过NH_3预氮化后的硅片上淀积厚度为5 nm、10 nm和50 nm的SiN_x薄膜。用电容-电压法研究了薄膜样品的电学性质,发现单纯用NH_3等离子体氮化的薄膜不适合做介质膜,而先用NH_3氮化再淀积SiN_x的样品比直接淀积SiN_x的样品界面性能明显改善,界面态密度降低到1～2×10~(11)eV~(-1) cm~(-2)。     

CeO2高K栅介质薄膜的制备工艺及其电学性质

研究了CeO2作为高K(高介电常数)栅介质薄膜的制备工艺,深入分析了衬底温度、淀积速率、氧分压等工艺条件和利用N离子轰击氮化Si衬底表面工艺对CeO2薄膜的生长及其与Si界面结构特征的影响,利用脉冲激光淀积方法在Si(100)衬底生长了具有(100)和(111)取向的CeO2外延薄膜;研究了N离子轰击氮化Si衬底表面处理工艺对Pt/CeO2/Si结构电学性质的影响.研究结果显示,利用N离子轰击氮化Si表面/界面工艺不仅影响CeO2薄膜的生长结构,还可以改善CeO2与Si界面的电学性质.     

DD-500等离子淀积台设计中的工艺物理

等离子(增强)化学汽相淀积(Plasma Enhanced Chemicadl Vapor Deposition)简称PCVD(或PECVD)技术是生长用于半导体器件的固体薄膜的一种新工艺,即低温(<400℃)工艺。DD-500等离子淀积台是为了用PCVD技术生长氮化硅钝化膜而设计的。但本设备还能低温淀积等离子氧化硅作多层布线的介质膜和掺杂的氢化无定形硅(α-Si)制作太阳     

SiO_2-Si_3N_4栅介质膜陷阱特性的高频C-V分析

采用高频 C-V特性测试技术 ,研究由热氧化生成的超薄 Si O2 膜和低压化学汽相淀积法制备的非均匀结构 Si3N4膜 ,两者组成的栅介质膜的陷阱特性 (包括陷阱密度、能量和空间分布深度等参数 )。结果表明 :在栅复合膜陷阱电荷非稳态释放模型下建立的高频 C-V理论及其分析方法 ,可以很好地表征实验曲线 ,并获取所需的存储陷阱分布参数     

CeO_2高K栅介质薄膜的制备工艺及其电学性质

研究了 Ce O2 作为高 K (高介电常数 )栅介质薄膜的制备工艺 ,深入分析了衬底温度、淀积速率、氧分压等工艺条件和利用 N离子轰击氮化 Si衬底表面工艺对 Ce O2 薄膜的生长及其与 Si界面结构特征的影响 ,利用脉冲激光淀积方法在 Si(10 0 )衬底生长了具有 (10 0 )和 (111)取向的 Ce O2 外延薄膜 ;研究了 N离子轰击氮化 Si衬底表面处理工艺对 Pt/ Ce O2 / Si结构电学性质的影响 .研究结果显示 ,利用 N离子轰击氮化 Si表面 /界面工艺不仅影响 Ce O2 薄膜的生长结构 ,还可以改善 Ce O2 与 Si界面的电学性质     

低压化学汽相淀积氮化硅膜的成份和抗氧化能力的测定

本文介绍用低压化学汽相淀积(LPCVD)技术生长的氮化硅膜的组份及其抗氧化能力的测定.我们研究了SiCl_4-NH_3体系淀积的氮化硅膜.采用俄歇电子能谱仪(AES)和二次离子质谱仪(SIMS)测定膜的组份比和膜中的氧含量,特别是用(AES)法详细分析了氮化硅膜的抗氧化能力.     

低温下氮化硅膜的制备及特性的分析研究

本文阐述了等离子增强化学汽相淀积(PECVD)氮化硅膜的生长原理和方法;对于在不同衬底,如Si,特别是GaAs和金属膜上淀积氮化硅膜的各种影响因素进行了理论和实验分析;针对GaAs上淀积氮化硅膜的特殊现象提出了新的解释;推导出了SiN膜性能参数Si/N、折射率、Si-H键和N-H键密度等量之间关系的经验公式;研完了MNM电容上下电极对SiN性能的影响,指出用Ti-Pt-Au做下电极,Al做上电极可以提高电容耐压;确立了优化的条件,在较低温度(200～300℃)下生长出了氧含量极低、致密耐击穿电压高的优质SiN膜,该介质膜实用于半导体单片集成电路和高耐薄膜电容。     

氧对多晶硅膜电特性的影响

研究常压淀积后4200A磷掺杂的多晶硅膜厚作为淀积速率的关系。利用电子微探针分析测定建立了淀积速率和多晶硅膜中氧含量之间的关系。从而说明淀积速率对膜的电特性和晶粒大小的影响。对于淀积速率低于400A/分的膜研究了氧含量大约是膜重量的1％,重量比约为1％的浓度的氧含量在高温过程中抑制晶粒生长,并且由于对膜性能的影响载流子浓度和(?)耳迁移率下降而使方块电阻增加。     

基于低温氧化的4H-SiC/SiO2界面态钝化方案

阐述4H-SiC晶圆的Si面上通过CVD淀积与低温热氧化生长的双层栅氧化物结构，在高温氮气环境下可降低4H-SiC/SiO₂界面的高密度界面缺陷。采用PECVD淀积一层均匀的SiO₂膜后，通过热氧化工艺在淀积膜与4H-SiC/SiO₂间生长一层很薄的氧化物过渡层。根据不同温区间热氧化温度形成的SiO₂膜晶型不同，改变界面中氮气退火过程中氮元素的引入，从而钝化4H-SiC/SiO₂的界面缺陷。     

InP上Al膜的阳极氧化及其特性研究

本文报道了半导体InP上Al膜阳极氧化的研究,并用AES,V-V,DLTS和椭圆仪等测试方法研究了氧化膜的稳定性、电学特性、组分的纵向分布以及Al_2O_3/InP的界面特性,研究结果表明,阳极氧化Al_2O_3的介电常数为11～12,Al_2O_3/InP界面存在一个能量上连续分布的电子陷阱,DLTS峰值对应的能级位置约在E_c-E_c=0.5eV,其俘获截面约为10~(-15)cm~2,Al_2O_3/InP的界面态密度为10~(11)cm~(-2)eV~(-1)。阳极氧化Al_2O_3的稳定性要比InP自身氧化物好得多,更适于用作器件的钝化保护和扩散掩蔽膜。     

InGaAs/InP界面控制对InGaAs薄膜电学和光学性质 的影响

研究了全固态源分子束外延(MBE)生长InGaAs/InP异质结界面扩散对InGaAs外延薄膜电学和光学性质的影响.通过X射线衍射、变温霍尔测试和变温光致发光等方法对InGaAs薄膜样品进行细致研究.发现在InGaAs/InP界面之间插入一层利用As_4生长的InGaAs过渡层,能够显著改善上层InGaAs(利用As_2生长)外延薄膜的电学性能,其低温迁移率显著提高.同时荧光峰反常蓝移动消失,光学性质有所改善.研究表明利用As_4生长InGaAs过渡层,可显著降低As在InP中反常扩散,获得陡峭的InGaAs/InP界面,从而提高InGaAs材料电学和光学性能.     

半导体器件制造技术(八)

在半导体器件和集成电路中,需要应用多种金属薄膜和介质薄膜,金属膜用作器件内部电极的欧姆接触和延伸引出,集成电路各组元件之间的低电阻连接等。介质膜用作集成电路中多层布线的介质绝缘等。这些薄膜一般都采用真空淀积的方法制作。因为此淀积过程在真空中进行,可以得到器件所需要的高纯膜,也可避免器件表面被沾污。同时,淀积可以在低温下实现,因此,淀积过程不至引起器件内部结构的变化。一般地说,真空淀积可分成蒸发和溅射两种不同的方法。