共查询到10条相似文献,搜索用时 31 毫秒
1.
基于FPGA的高速流水线FFT算法实现 总被引:1,自引:0,他引:1
提出了在FPGA(现场可编程门阵列)上实现1024点基4-FFT(快速傅里叶变换)算法的设计方案。方案对FFT算法的核心单元即蝶形运算单元的结构进行了分析和优化,用一个复乘器通过时序控制实现了和3个复乘器同样的效率,而且对整个算法的流程采用了流水线式的工作控制方式,不仅节省了FFT在FPGA上实现时占用的硬件资源,并且极大地提高了算法的运算效率。最后给出了仿真实验结果,并同MATLAB的FFT运算结果进行了对比。结果显示,在100MHz时钟条件下,本方案完成1024点的基4.FFT运算仅需51.28μs,完全满足高速FFT运算的实时性要求。 相似文献
2.
3.
基于FPGA的FFT处理器设计 总被引:1,自引:0,他引:1
在OFDM系统中,调制和解调是通过FFT来实现的,FFT算法的实现是实时高速信号处理系统设计中的难点。针对FFT在OFDM通信系统中的实际应用,提出了一种切实可行的基于FPGA(现场可编程门阵列)的FFT实现方法与硬件结构。论文重点介绍FFT控制模块的设计原理,设计了一种新的FFT控制器结构,并采用Quartus对控制器做了详细的仿真研究。结果表明控制器使蝶形运算、读取数据、存储数据等操作协调一致,而且提高了系统的处理速度,在计算和数据通信间取得了平衡。 相似文献
4.
5.
DRM系统中OFDM解调的高效实现 总被引:2,自引:0,他引:2
针对全模式DRM接收机,设计了一种混合结构的非2幂次FFT,以解调其OFDM信号。提出的方案综合运用了WFFA算法、同址乱序PFA算法和可变流模式基2点FFT算法。48kHz过采样策略简化了FFT结构。试验结果表明,存储器和基2点FFT的复用极大地减少了FPGA的硬件资源消耗,降低了便携式接收机的成本和功耗。 相似文献
6.
采用可编程门阵列(FPGA)实现FFT算法,增加了信号处理的实时性。针对高速宽带信号的谱分析,提出了一种采用FPGA计算1M点FFT的实现方法,并对运算结果进行了测试验证。该成果同样适用于窄带信号的细微特征分析。 相似文献
7.
首先分析了基二FFT算法的原理以及在FPGA上实现FFT处理器的硬件结构。其次详细研究了在FPGA上实现FFT的具体过程,利用CORDIC算法实现了旋转因子乘法器,解决了整体设计过程中主要面对的几个关键问题,最终利用Verilog编程实现了基二流水线型FFT处理器,利用MATLAB与MODELSIM结合仿真结果表明该设计满足FFT处理器的基本要求,在10 MHz的采样率下完成32点FFT只需要14.45μs,设计方法也简单易行,具有一定的推广价值。 相似文献
8.
从FFT算法出发详细说明了算法原理,并对三种实现FFT算法芯片进行比较,确定选择FPGA芯片进行设计.详细说明了英特尔的FFT IP核相关内容,并结合FFT核的控制要求完成设计,最后利用仿真实验与板级验证实验的结果验证了设计方案的可行性. 相似文献
9.