基于FPGA和单片机的全同步数字频率计的实现

本数字频率计采用以FPGA为核心器件设计。设计的过程用VHDL语言实现测频,测周等模块,用单片机进行显示器等硬件控制,C语言实现其软件控制。对于Quartus II设计工具而言,与Verilog及VHDL的设计流程是完全支持的,Quartus II设计工具内部嵌入了Verilog逻辑综合器,Quartus II最大的优势之一在于能够利用第三方工具。基于QuartusⅡ的VHDL的设计方法电子系统的设计方法和“自顶向下”与“自底向上”的设计方法。     

基于FPGA的等精度频率计设计

本文使用自上而下的EDA技术设计方法,对频率计的总体设计进行了功能模块和子模块划分。说明了各功能模块的设计原理,并在顶层设计文件中将各个子模块连接起来,从而完成了频率计的设计。最后将等精度频率计功能下载到FPGA器件中,并与外围硬件电路一起构建了一个完备的数字频率计。     

基于FPGA自适应数字频率计的设计

介绍一种以FPGA（FieldProgrammableGateArray）为核心，基于硬件描述语言VHDL的数字频率计设计与实现。在介绍频率测量的原理和测量方法的基础上，针对所设计的频率计需简单易用的要求，采用FPGA和简单的外围电路使系统具有体积小、可靠性高、灵活性强及价格低廉等特点，同时还具有易于升级的特点。     

等精度频率计的研究与设计

采用等精度频率测量方法具有测量精度保持恒定,不随所测信号的变化而变化的特点。本文首先综述了EDA技术的发展概况,FPGA/CPLD开发的涵义、优缺点,VHDL语言的历史及其优点,概述了EDA软件平台QUAR TUSⅡ;然后介绍了频率测量的一般原理,利用等精度测量原理,通过FPGA运用VHDL编程,利用FPGA(现场可编程门阵列)芯片设计了一个8位数字式等精度频率计,该频率计的测量范围为0-100MHZ。利用QUAR TUSⅡ集成开发环境进行编辑、综合、波形仿真,并下载到CPLD器件中,经实际电路测试,仿真和实验结果表明,该频率计有较高的实用性和可靠性。     

基于FPGA的UART设计

UART是一种目前广泛应用的短距离串行传输接口,常用于短距离、低速、低成本的串行数据通信。而现在大部分的集成电路UART芯片成本高、电路复杂、可移植性较差,本文基于FPGA器件设计,使用VHDL将UART的核心功能集成,使整个系统更加紧凑、稳定,且可移植性强。     

基于DDS与FPGA的可编程频率信号源的设计

介绍了使用硬件描述语言（VHDL）在FPGA中实现DDS的控制电路的新方法，这样HOST可以方便地控制并产生180M以下的任意频率及相位可调的正弦信号。本文给出了控制电路时序仿真波形，并验证了其可行性．     

基于FPGA的高速频率计设计

所设计的高速频率计主要由FPGA频率计模块组成,阐述频率计的测量原理、结构和方法,同时对FPGA技术的开发流程进行详细的分析和探讨。     

基于FPGA的CRC算法和VHDL设计

信息在传递过程中虽然扩频技术有利于克服多径衰落以提高信息传输的质量,但信道中的加性干扰不能通过均衡等方法完全消除,因此在一个实用的通信系统中,必须采取一定的措施来纠正错误,降低系统的误码率,信道编码就是一种非常有效的措施。本文介绍了一种基于FPGA的CRC算法的实现方案,该算法适合于反向业务信道的信道编码,并给出了具体的设计方法。     

基于FPGA的交通灯数字电路设计

使用VHDL语言在Quartus Ⅱ软件平台下实现了对交通灯控制器的设计仿真,并通过Cyclone系列EP1C12Q240C8(QuickSOPC开发板)器件下载模拟实现。教学中在实验室采用EDA技术即可完成较复杂数字电路系统的设计仿真,体现EDA教学的优越性。     

一种基于FPGA的DDS设计方案与仿真实现

介绍DDS的组成原理,利用VHDL语言在Altera公司的QuartusⅡ6.0软件平台上,采用VHDL语言利用元件例化的方法,设计并实现DDS的相位累加器和波形存储器两个主要数字环节。软件仿真和开发板仿真试验结果均表明,该方法的DDS输出波形正确且效果好。     

A Digital Instantaneous Frequency Meter

A basic instrument is described which produces a parallel digital output proportional to frequency once per cycle, i.e., instantaneously. This is achieved by means of a reciprocal time generator which continuously generates digitally the reciprocal of the time elapsed between successive incoming pulses and the output of which is sampled and held at the end of each cycle. The meter is a 12-bit instrument having an accuracy of ±1 count plus clock stability. An analog output and a digital readout can be readily obtained. The range of the instrument is from zero to fc × 2-12 Hz, where fc is the clock frequency in hertz. Thus the range can be varied by appropriate adjustment of fc. An additional circuit to provide an analog output proportional to rate of change of frequency, also on a cycle-to-cycle basis, is suggested.     

A Digital Frequency Meter for Measuring Low Frequencies

A new technique of measuring low frequencies accurately has been described. The whole scheme can be implemented using TTL integrated circuits.     

基于FPGA和MAX6672的温度测量仪

本文介绍了集成温度传感器MXx6671的主要特性,提出了基于FPGA和MAX6672的温度测量仪的测量原理及设计方法,并给出了系统硬件原理方框图和软件流程     

一种基于Verilog的FPGA分频设计

给出了一种基于FPGA的分频电路的设计方法.根据FPGA器件的特点和应用范围,提出了基于Verilog的分频方法.该方法对于在FPGA硬件平台上设计常用的任意偶数分频、奇数分频、半整数分频和任意整数带小数分频提供了一种思路.在QuartusII软件上的仿真结果表明,本文给出的分频方法简单实用,效果良好.     

基于CORDIC算法的PLL在FPGA中的实现

根据硅微陀螺仪驱动模态的特点,利用数字锁相环基本原理,对数字锁相环的压控振荡器和环路滤波器进行了研究与设计。针对环路滤波参数对数字环路锁相速度和稳频精度的影响存在矛盾的特点,提出了一种改变参数的解决方法,并在Simulink和DSPbuilder中对基于CORDIC算法的环路及改变参数的方法进行了详细的仿真验证。最后完成了以EP3C16型号FPGA为核心器件的数字信号处理电路设计与调试,并对设计的环路进行了性能测试,结果表明设计的数字环路可以满足硅微陀螺仪驱动模态的稳频需求。     

基于FPGA的网络通讯流量模糊控制器的实现

提出了一种基于FPGA的网络通讯流量模糊控制器的实现方法.根据一个基于缓冲管理模式和模 糊逻辑的网络通讯流量模糊控制器模型,提出了系统总体实现结构和模糊化、模糊推理和去模糊化模块的实现方法,给出了Verilog HDL程序实现结果,包括功能仿真结果、逻辑资源消耗和系统最高时钟频率.为了提高系统的处理速度,系统结构设计中...     

基于机器视觉的仪表示值识别算法研究

针对常见的7段LED数码管显示仪表,提出了基于机器视觉技术的仪表示值识别方法。该方法通过计算机控制摄像头实时采集仪表示值图像,对图像进行分析区域选取、二值化等预处理操作之后采用投影变换的方法对数字图像进行分割、编码,进而实现了对该类仪表示值的自动读取。实验结果表明,该算法具有较理想的鲁棒性,能够满足长时间、大数据量的数据读取记录操作需求。     

基于GPIB接口的数字多用表自动化检定系统

针对目前数字多用表大都采用人工方法进行检定，这种方法不仅精度差、速度慢、效率低，而且还容易带来人为误差。本文提出了一种基于GPIB接口的数字多用表自动化检定系统。文中详细介绍了系统的组成及工作原理、多用表自动检定的实现、系统检定方法和误差分析。     

科氏质量流量计数字驱动方法研究与实现

基于DDS和MDAC,研究科氏质量流量计数字驱动方法中的频率、相位、幅值跟踪。采用TMS320F28335芯片,研制科氏质量流量变送器,实现驱动方法。配以CMF025型号传感器进行了气 液两相流实验,实验结果表明,研制的变送器在两相流下能够维持流量管的振动并完成流量测量。     

基于温度校准的数字压力校验仪的设计和实现

针对现场测试需求,将标准温度作为压力补偿模型的影响量来源,设计了基于温度校准的数字压力校验仪。校验仪利用上位机程序获得标准温度和内置温度传感器输出值对应列表,建立温度修正模型,确保参与压力显示的温度引入量准确,能有效降低温度传感器漂移带来的影响。