用7490制作多频方波发生器

7490是脉动进位型十进计数器芯片,内部由四级主/从型触发器组成,前面三级组成5分频电路,后面一级为2分频电路,连在一起构成十进制计数器.利用7块7490和一块7404六反相器芯片可以组成送出1MHz、100kHz、10kHz、1kHz、100Hz、10Hz和1Hz7种频率的方波发生器.     

用7490制作多频方波发生器

7490是脉动进位型十进计数器芯片．内部由四级主／从型触发器组成．前面三级组成5分频电路，后面一级为2分频电路，连在一起构成十进制计数器。利用7块7490和一块7404六反相器芯片可以组成送出1MHz、100kHz、10kHz、lkHz、100Hz、10Hz和1Hz 7种频率的方波发生器。     

闪烁跑动灯光

这种灯光装饰电路能使跑动灯光每次停顿时产生多次闪烁,以增加灯饰的趣味性. 电路由两块555芯片弛张振荡器IC1和IC3以及一块十进计数器IC2组成.IC1产生约0.72Hz的时钟频率送至十进计数器IC2,它的三个输出端QO、Q1、Q2用来产生跑动灯光,Q3用来复位.Q0～Q2分别连接T1～T3,这三只晶体管的集电极与T4的发射极相连,而各发射极分别经150Ω的电阻R6～R8连接LED1～LED3.这样,各LED就由计数器的三个输出端逐一点亮.     

五稳态触发器及其在十进计数器中的应用

许多十进计数器是用四个双稳态触发器加上反馈电路组成.这样,不但计数电路复杂,且因须对四个双稳态触发器译码,故读出电路亦复杂.本文所述2-5进制十进计数器方案没有上述麻烦,可建议在15兆赫以下的十进计数器中采用.图1表示出2-5进制十进计数器的方框图."双稳"有两个状态,"五稳"有五个状态.两者级联起来有十个状态,刚好可作为十进计数器.图1还列出表示计数器计数时的次序.     

用于广播接收的数字式锁相环频率合成调谐器(续)

四、脉冲吞咽计数的两种预置方式前面提到数据锁存器对主计数器和吞咽计数器的预置有两种方式,在本节中我们将结合具体电路来分别加以介绍。1. 预置所需分频比的方案当我们从键盘输入所需接收的波段和频率数据或从微机的RAM 中调出事先所预置存储的某一频率数据时,微机自动计算出所需分频比N,然后将N 送入数据锁存器中锁存起来。在每一个计数周期开始时数据锁存器将分频比N 预置到由主计数器(N_P)和吞咽计数器(N_S)组成的整个计数链中,达到不同频率下可变分频比的要求。     

十进计数和数字指示方式

电子计数器具有快速和精确的定标性能,是现代电子设备中指示数字化和控制程序化的重要环节.近年来十进制计数器已发展为一种通用性的单元,被广泛地应用在各种仪器和设备中. 十进计数器应当是一个十分可靠的从动性器件,它必须具备下述三个基本性能:第一,每输入十个触发脉冲,电路可以贮存其中九个和转发一个进位脉冲而完成一轮程序循环;第二,每轮循环具有十个稳态,并可以输出彼此有区别的电平信号,表征0～9的各个程     

N位高速可编程序十进分频电路

数字锁相技术已广泛应用于频率合成器,以及某些要求高稳定度频率输出的特殊场合。可编程十进分频器是数字锁相式频率合成器的关键元件之一,以便实现f_(out)=Nf_r,其中f_r是参考频率,即频道间隔,N为编程数。一般的分频电路多级级联的分频系数是相乘,因此无法与数字拨盘开关配合直读,调节也将是跳跃式的。本文介绍的电路如图所示(以二级为例)。各级T210     

计数器设计卡片

利用计数器可以方便地进行任意次数分频,也可产生各种逻辑宽度的脉冲波形信号. 实现上述目的要在一定的计数序列中采取不同回授路径和级数才能达到,考虑起来往往还是很复杂的.使用本卡片可以很方便地解决该问题,由它可立即决定回授路径,并确定出提供和接受回授信号的级数.卡片如图由甲乙两卡片组成.甲卡印有排成为锥形的数目字群,乙卡印有双稳电路级数(序列数)、计数及二进数值.     

频率合成器——Ⅱ——从已知基本频率导出所需的频率

本文的第一部份阐述了一种电路,可以通过分频和倍频的方法,从一个已知的基本频率导出所需的新频率。这部份描述分频电路,并介绍几种前置分频器,同时解释了如何使用它们来扩展分频电路的频率范围。目前,即使是高达1 GHz 的分频,几乎都是用数字二进制计数器作为基本电路的。另一种方法,如同步次谐波振荡器或调谐再生环,已被廉价的数字集成电路所取代。把 N 个二进制计数器单元简单级联,其分频比为2~N。但是,一般说来,频率合成器     

特殊分频电路设计

在数字系统中各个模块所需的时钟频率往往不相同,通常采用分频的方法由系统时钟得到所需频率。计数器作为一种典型分频电路有容易实现、波形均匀等优点,其遵循二分频原理也就要求在应用中系统时钟必须是输出频率整数倍为前提。详细介绍了2种特殊的分频电路积分分频电路和半整数分频电路,这2种电路分别基于分数分频和小数分频的原理,突破了计数器电路的局限性,具有较高的应用价值。     

关于用同步LC自激振荡器来分频的一些实验

分频,由于它能极为简便地起到稳频的效果,因此,它被视为能再度获得许多可用的输出频源的一种最经济、最有效的手段.进行分频的方法有很多.如正弦波式(包括再生调制和同步振荡器)分频和脉冲分频等,前者能较后者工作于高得多的频率,故一般以正弦波式分频用得较多.正弦波式分频中的再生调制式和同步振荡器又各有其使用特点.在实际应用中,究竟采用哪一种方案较好?这要视具体情况和所需要获得的频率范围而定.例如,既作频率标准又作时间标     

用CD4520B设计对称输出分频器的方法

文章详细地介绍了COS/MOS双四位二进制加法同步计数器CD4520B用来设计各种分频器的规则和方法。用CD4520设计的分频器不管分频系数N为何值,都能保持输出的对称特性,使用的元件种类少,成本低,不产生对基本计数器的频率干扰。这种分频技术比普通的分频方式更有吸引力,是在设计电路时可以实际应用的十分重要电路。     

可编程分频器

分频电路通常使用计数器来完成。这里介绍一款使用可变长度移位寄存器 CD45 5 7构成的可编程分频器 ,它的分频比是 N+ 2( 0≤ N≤ 6 3)中任意一个整数 (单片使用 ) ,使用起来非常方便。如果需要增大分频比可采用级联形式。电路由 CD45 5 7、 74HC74、74HC1 4组成。( 1 )单片使用如图 1所示 ,CD45 5 7的 A、B、A/B非端接高电平 ,需分频的信号 CL K IN接 CD45 5 7的 CL K端。CD45 5 7的输出端 Q接 74HC74的输入端 D。 74HC74的同步触发 CLK信号是 CL K IN经 74HC1 4反相后输入。当CD45 5 7的预置数端置入一个数 N( 0≤ N…     

应用于26 GHz-41 GHz频率综合器的高速可编程分频器的设计

毫米波频率综合器中的重要模块之一高速可编程多模分频器,它主要用于对VCO的输出信号进行分频从而获得稳定的本振信号,它的性能影响整个毫米波频率综合器性能。本文设计的一种高速、低功耗、分频比可变的分频器具有非常重要的意义[1]。根据26 GHz-41 GHz硅基锁相环频率综合器的系统指标,本文基于TSMC 45nm CMOS工艺,设计实现了一种高速可编程分频器。本文采用注入锁定结构分频结构实现高速预分频,该结构可以实现在0 d Bm的输入功率下实现25 GHz-48 GHz的分频范围、最低功耗为:2.6 m W。基于脉冲吞咽计数器的可编程分频器由8/9双模分频器和可编程脉冲吞咽计数器组成。其中8/9双模分频器由同步4/5分频器和异步二分频构成,工作频率范围10 GHz-27 GHz,最低输入幅度为:300 m V,最低功耗为:1.6 m V。可编程吞咽计数器采用改进型带置数功能的TSPC D触发器,该可编程分频器的最大工作范围:25 GHz;最小功耗为:363μW。本文设计的高速可编程多模分频器,可以实现32-2 062的分频比;当工作于28 GHz时,相位噪声小于-159 dBc/Hz。动态功耗为5.2 m W。     

用VHDL实现基于新型扭环形计数器的16倍分频器

在数字逻辑电路的设计中,计数器和分频器都是常用的基本电路。通常利用分频器对某个给定的高频率信号进行分频,得到设计者所需要的低频信号。分频器的设计中利用不同模的计数器来达到不同倍的分频。文中介绍一种新型扭环形计数器,n位输入信号通过该计数器后可得到个计数,利用率超过以往普通的扭环形计数器。然后基于此计数器,通过VHDL硬件描述语言,在QuartusⅡ平台下运用Altera公司Cyclone系列的FPGA芯片实现计数器和分频器的综合与波形仿真,验证此设计的正确性。     

任意进制计数电路简易设计

由计数(分频)电路和移存器电路按一定规律排列,可以组成任意进制计数电路.本文首先给出设计举例,然后讨论设计方法.最简电路积木组成任意进制计数器众所周知:移存器可以组成任意进制计数器,时间关系简单,但是需要触发器数目太多;计数译码型电     

用VHDL实现基于新型扭环形计数器的16倍分频器

在数字逻辑电路的设计中,计数器和分频器都是常用的基本电路。通常利用分频器对某个给定的高频率信号进行分频,得到设计者所需要的低频信号。分频器的设计中利用不同模的计数器来达到不同倍的分频、文中介绍一种新型扭环形计数器,n位输入信号通过该计数器后可得到个计数,利用率超过以往普通的扭环形计数器．,然后基于此计数器,通过VHDL硬件描述语言,在QuartusⅡ平台下运用Altera公司Cyclone系列的FPGA芯片实现计数器和分频器的综合与波形仿真,验证此设计的正确性。     

基于Proteus的任意进制计数器设计及仿真

计数器是数字系统设计中使用最多的时序电路,不仅可用来计脉冲数,还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。本文给出了应用Proteus软件用同步十进制双时钟可逆计数器74LS192设计任意进制计数器的方法,并进行了仿真。     

数字集成电路讲座(6)

<正> 计数器从本质上讲是一种记忆装置,它能记住有多少个时钟脉冲输入,并由输出端的不同状态来表示。计数器不仅仅用来记录输入脉冲的个数,还大量用于分频、程序控制和逻辑控制等。计数器属时序电路。     

混合小数数字分频电路探讨

采用普通计数器对输入脉冲进行计数的方法,来实现分频比为混合小数(x+10~n·y)的分频是困难的.但在非电量检测与控制仪表的数字化中,又需用分频比为混合小数的分频器,以实现非电量的累计.为此,本文讨论了混合小数分频的基本原理,提出了实现混合小数分频的三种数字分频电路,即减“1”法混合小数分频电路;加“1”法混合小数分频电路;吞“1”法混合小数分频电路,并介绍了上述三种电路的工作原理.