SRAM-FPGA抗单粒子翻转方法和预估

为解决卫星通信系统中赛灵思公司的静态随机存储器型现场可编程门阵列(Xilinx SRAMFPGA)单粒子翻转问题,提出了一种占用硬件资源少,可靠度高的抗单粒子方法．该方法使用爱特公司的现场可编程门阵列作为检测芯片,可编程只读存储器芯片存储屏蔽位文件,通过联合测试工作组模式回读Xilinx FPGA配置文件并进行校验,发现出错则重新加载配置文件,消除单粒子翻转影响．该方法已成功在轨应用于某卫星通信系统．为计算卫星通信系统的可靠度,提出使用品质因数方法预估静态随机存储器型现场可编程门阵列单粒子翻转率,并与在轨实测数据进行比较,证明使用该方法的正确性,同时计算出实际飞行轨道的单粒子翻转率系数,为其他静态随机存储器型现场可编程门阵列、存储器等芯片的单粒子翻转率预估提供数据支撑,为我国卫星通信系统可靠性研究与设计提供参考．     

基于SOPC的可重构运动控制平台（英文）

用于现代运动控制领域的控制器,既需具备强大的计算能力来满足速度和精度的要求,还需具备可重构性能,以便更改或添加新功能。本文提出一种可重构运动控制平台的设计方法,本设计利用可编程片上系统（SOPC）技术,为提高计算能力,用浮点数字信号处理器（DSP）代替片上定点处理器。软件采用基于多线程的框架,比单线程的架构更具柔性。在SOPC Builder工具下对功能模块进行重新组合,可对现场可编程门阵列（FPGA）系统进行快速配置以适应新的功能需求。从算法和功能上来说,该平台具有较好的可重构性,通过对三轴铣床的控制,证明了该设计方法的可行性。     

基于SOPC的可重构运动控制平台

用于现代运动控制领域的控制器,既需具备强大的计算能力来满足速度和精度的要求,还需具备可重构性能,以便更改或添加新功能.本文提出一种可重构运动控制平台的设计方法,本设计利用可编程片上系统(SOPC)技术,为提高计算能力,用浮点数字信号处理器(DSP)代替片上定点处理器.软件采用基于多线程的框架,比单线程的架构更具柔性.在SOPC Builder工具下对功能模块进行重新组合,可对现场可编程门阵列(FRGA)系统进行快速配置以适应新的功能需求.从算法和功能上来说,该平台具有较好的可重构性,通过对三轴铣床的控制,证明了该设计方法的可行性.     

基于多相滤波的宽带数字化接收机技术

提出了一种多相滤波的宽带数字化接收机的设计技术;讨论了多相滤波的基本原理、设计及FPGA实现,给出了多相滤波的中频数字化接收机的实现方案。计算机仿真结果和现场可编程门阵列仿真结果表明,多相滤波的中频数字化接收机设计方法是可行的,并还可灵活地实现现有专用芯片很难实现的宽带接收技术。     

基于FPGA的数字式秒表设计

介绍了在Max plusⅡ的EDA软件平台上，一种基于FPGA的数字式秒表的设计方法，给出了顶层电路图和各模块的设计。通过编辑、编译和器件编程，将编程器文件以在线配置方式下栽到ISP实验板的EPF10K10LC84-4器件中，经实际电路测试验证，达到了预期的设计要求，显示结果正确无误。     

基于FPGA的数字PID控制器研究

用常规的方法在FPGA上实现PID控制器,要消耗大量的乘法器、加法器和存储器,FPGA的硬件资源不能被合理地利用,而且能耗高。研究在FPGA上采用直接DA(DA-Ⅰ)及改进的DA(DA-Ⅱ)算法,实现数字PID控制器。DA-Ⅰ算法用的加法器、LUT单元和延时模块等,较常规方法要节省许多硬件资源;DA-Ⅱ算法,能进一步减少各单元模块的使用,并应用两级流水线技术,降低能耗。通过对DA-Ⅰ和DA-Ⅱ两种算法实现的PID控制器的比较,在硬件资源、处理速度、复杂程度和能耗等方面,探讨了改进后的PID控制器的性能。     

基于FPGA的高速RS编码器的设计与实现

本文主要研究RS时域编码器。首先分析了有限域下的RS码编码理论,并侧重于实现常系数并行乘法器。文中使用Verilog HDL语言的RS（255,239）编码器的设计方法,并搭建了验证平台,使用QuartusII验证功能和时序的正确性。最后,使用Modelsim仿真出结果,与Matlab仿真计算的结果一致。结果表明,编码器性能良好,与现有的设计相比,速度快和占用的硬件资源少。     

基于FPGA平台的数字电视激励器的实现

该文介绍了数字电视地面广播（DVB—T）激励器的原理及其实现过程，对于数字电视发射端给出了一个比较详细的概述。接着阐述了信道编码、COFDM调制的过程。并介绍了数字电视激励器的硬件实现方案，详细说明了基于FPGA的总体设计方案，重点解决了信道编码、COFDM调制这两个整个系统的难点和核心，以及这两个模块在FPGA内部的具体实现过程。     

基于FPGA的自动调谐控制系统

本文阐述了大功率发射机自动调谐控制的原理,对该系统的核心逻辑设计进行了详细说明.探讨了大功率发射机工作在长波(15kHz～40kHz)时,利用现场可编程门阵列(FPGA)对发射机回路的调谐元件进行控制的逻辑设计的方法,实现了在15kHz～40kHz之间频率调谐与控制,单片机和PC机之间串口通信,为远程监控、管理和提高自动化程度做准备.     

基于FPGA的可信平台模块攻击方法

为测试可信计算平台的安全性,提出了一种使用现场可编程门阵列(field program gate array,FPGA)搭建监控平台,针对可信平台模块被动工作模式的特点,采用监听、篡改和伪造输入数据等手段对可信平台模块进行攻击,达到攻击可信计算平台的目的.实验结果证明,现有可信计算平台存在中间人攻击的安全隐患.     

Low complexity SEU mitigation technique for SRAM-based FPGAs

An internal single event upset (SEU) mitigation technique is proposed, which reads back the configuration frames from the static random access memory (SRAM)-based field programmable gate array (FPGA) through an internal port and compares them with those stored in the radiation-hardened memory to detect and correct SEUs. Triple modular redundancy (TMR), which triplicates the circuit of the technique and uses majority voters to isolate any single upset within it, is used to enhance the reliability. Performance analysis shows that the proposed technique can satisfy the requirement of ordinary aerospace missions with less power dissipation, size and weight. The fault injection experiment validates that the proposed technique is capable of correcting most errors to protect space-borne facilities from SEUs.     

基于混沌文件加密系统的设计与实现

在通信和云盘存储等应用领域中,电子文件加密是增强信息安全,防止网络盗窃的重要途径.本文提出一种新的加密方法及其加密系统的硬件实现,采用混沌反控制理论设计两个三维离散时间混沌系统,在两个混沌系统中各取一个状态变量相乘和取模后对文件进行加密,并对加密算法进行安全分析.为使加密文件保持原有的格式,加密系统只加密文件的数据部分,不加密格式部分,从而避免因格式破坏导致格式不兼容的问题.加密系统主要基于片上可编程芯片（SOPC）实现,其中加密算法由FPGA实现,以太网通信由ARM核实现.实验结果显示,电子文件能够正确加密和解密,加密文件仍然保持格式兼容,表明该方法具有良好的安全性能及技术可行性.     

基于FPGA的精密光栅尺图像采集与预处理设计

针对目前利用图像的方法来分析精密光栅尺位移采集速度不高的问题,设计了一种以现场可编程门阵列(Field Programmable Gate Array, FPGA)为主控器件对光栅尺进行图像编解码和预处理的系统.系统主要包括SDRAM控制模块、CMOS传感器驱动模块、VGA显示模块以及图像算法模块.整个模块以Altera公司的Cyclone IV系列EP4CE10E22C8N作为主控芯片,Quartus II 15.0软件为开发平台,并经过反复测试实现各个模块功能,最终通过VGA实时显示预处理后的图像,为下一步DSP实现光栅尺位移的测量提供了可靠的预处理数据.     

基于FPGA的图像采集与远程传输系统设计

将油气田井口图像实时地传输到油气田基地,实现基地对现场多个分散目标的实时监控是现代化生产管理的重要手段.介绍了一种基于Cyclone系列EP1C12的FPGA图像采集与远程传输系统,阐述了系统的硬件组成、工作原理,并详细描述了图像解码单元、图像压缩处理单元、图像编码单元和图像输出单元等的结构和算法设计.实验证明系统性能稳定,完全满足现场实时性的要求.     

Optimized Implementation for Wave Digital Filter Based Circuit Emulation on FPGA

A binary tree representation is designed in this paper for optimization of wave digital filter (WDF) implementation. To achieve this, an equivalent WDF model of the original circuit is converted into abinary tree representation at first. This WDF binary tree can then be transformed to several topologies with the same implication, since the WDF adaptors have a symmetrical behavior on their ports. Because the WDF implementation is related to field programmable gate array (FPGA) resource usage and the cycle time of emulation,choosing a proper binary tree topology for WDF implementation can help balance the complexity and performance quality of an emulation system. Both WDF-FPGA emulation and HSpice simulation on the same circuit are tested. There is no significant difference between these two simulations. However, in terms of time consumption, the WDF-FPGA emulation has an advantage over the other. Our experiment also demonstrates that the optimized WDF-FPGA emulation has an acceptable accuracy and feasibility.     

EDA技术在电子设计中的应用

电子设计自动化（EDA）的产生给电子设计领域带来一个全新的理念,它是电子设计发展的必然趋势,文中简要的介绍EDA技术的发展与特点,讨论了EDA进行电子设计的一般方法、常用工具、实现器件及注意事项,最后给出了一个设计实例。     

基于FPGA的光纤通道协议引擎的设计与实现

为加速光纤通道(FC)技术在航空电子系统中的应用,在深入分析光纤通道协议的基础上,基于现场可编程门阵列(FPGA)平台,提出一种高性能光纤通道协议引擎的设计与实现方法.对FC 2层协议的实现进行以序列为中间交互层的软硬件划分,给出了支持多平台应用的系统构架,设计了兼容各种速率且具有可重用性的硬件核心模块,并在具体FPGA平台上实现了2125 Gb/s的光纤通道协议.测试结果证实,该协议引擎不仅功能正确,而且具有高性能,2 112 bytes的数据块传输的时间延迟在16 μs以下,单向有效数据带宽在1600 Gb/s以上,适合航空电子系统关键任务的应用.     

MOSFET单粒子翻转效应的二维数值模拟

用MEDICI二维模拟软件对MOSFET的单粒子翻转现象进行了计算，力图从理论上建立分析器件单粒子翻转的可靠手段，通过输入不同粒子的线性能量传输值，得到了某一结构器件的翻转概率与线性能量传输值的关系曲线，分析了不同结构参数的变化对单粒子翻转的影响，模拟得到的结果与电荷漏斗模型相吻合，表明所建立的物理模型的正确性。     

FPGA芯片在任意时序控制器中的应用

选用FPGA器件开发了任意时序控制系统，实现了任意时刻多点同时输出的时序控制。实践证明，该系统能准确地进行时序控制，可以不修改硬件，而进行在线编程时序控制，文中介绍了其设计思想、层次结构和软件编程。