共查询到20条相似文献,搜索用时 15 毫秒
1.
简要介绍了补码的概念,分析了补码序列的特性和CCK调制解调的原理并给出解码的FWT(Fast Walsh transform)算法,采用FPGA实现CCK调制解调。 相似文献
2.
基于FPGA的信号源设计与实现 总被引:4,自引:0,他引:4
简单介绍了FPGA技术,以及基于FPGA、采用VHDL进行设计的信号源核心数字电路的实现过程。测试结果表明设计方法正确、实现手段可行。 相似文献
3.
4.
为了提高开发的效率,缩短其开发的时间,设计师逐渐转向可编程逻辑器件的开发。文章介绍了应用FPGA采用自顶向下的方法来设计数字钟的方案。设计时,首先用VHDL语言编写各个功能模块,分别在QuartusⅡ开发环境下编译、仿真,然后再用顶层文件将各功能模块连接起来,最后在实验箱上进行测试,证实该设计方法切实可行。 相似文献
5.
6.
本文首先分析了现有小数分频器的优缺点,在此基础上提出了一种改进型小数分频器的设计方法。同时结合VHDL文本输入和原理图输入方式,在FPGA开发平台上进行了电路设计,最后利用EDA设计软件QuartusII对其可行性进行了仿真验证。仿真结果表明:通过对参数的设置,该方案可实现等占空比的任意小数分频。 相似文献
7.
8.
提出了一种实现MPSK(多进制相移键控)调制系统的新方法.在分析了MPSK调制系统的工作原理的基础上,以OPSK(M=4)为例.通过对其数学模型的分析,并由此提出了具体的设计方法,并在基于OuartusII 4.2软件设计平台和FPGA器件上实现该方法.仿真和实测结果表明了该设计方法的正确性和易实现性,而且电路简单,工作稳定、可靠,可以将其灵活地嵌入到各个通信系统中. 相似文献
9.
基于FPGA的FIR滤波器的设计与实现 总被引:3,自引:1,他引:2
提出了一种基于FPGA的FIR滤波器设计方案.介绍了基于FPGA的FIR滤波器的数字信号处理的算法设计,采用直接型的基本结构来设计,通过1位乘以8位的乘法,然后再移位相加的方法即可得到结果,其运算效率明显提高,并结合先进的EDA软件进行高效的设计和实现,并给出了用Max+PlusⅡ运行的仿真结果.该设计对FPGA硬件资源的利用高效合理,用VHDL编程,在FPGA中实现了高采样率的FIR滤波器. 相似文献
10.
基于FPGA的等精度频率计的设计与实现 总被引:4,自引:1,他引:4
利用等精度测量原理,通过FPGA运用VHDL编程设计一个数字式频率计,精度范围在DC~100MHz,给出实现代码和仿真波形。设计具有较高的实用性和可靠性。 相似文献
11.
π/4DQPSK调制技术是数字集群系统中一种调制方式。使用VHDL语言描述了π/4DQPSK的调制技术,并在Alera公司的CycloneⅡ系列的FPGA上实现了设计,着重介绍了FPGA上滤波器的设计。 相似文献
12.
13.
14.
15.
介绍了一种利用EDA技术,实现步进电机控制系统数字输入的方法,从而实现了对步进电机的精确控制。并对该系统的结构、各模块功能以及程序设计优化、综合、仿真、下载做了详细论述。 相似文献
16.
基于FPGA的2DPSK/QDPSK数字调制系统的设计方案 总被引:2,自引:0,他引:2
大规模可编程逻辑器件FPGA因其低成本、静态可重复编程和动态在系统重构等优点,已成为目前应用最为广泛的可编程专用集成电路.而在数字调制方式中,2DPSK和QDPSK又有着重要的应用,其中QDPSK还是第三代移动通信系统中的W-CDMA采用的调制方式,该文在简要介绍了2DPSK和QDPSK数字调制方式的基本原理之后,详细介绍了如何用大规模可编程逻辑器件FPGA实现2DPSK/QDPSK数字调制系统.整个系统是在MAX PLUSⅡ环境下,利用VHDL语言实现的.在MAX PLUSⅡ环境下经系统仿真该设计方案成功地实现了2DPSK/QDPSK数字调制系统,并得到了预期的结果. 相似文献
17.
频移键控是用不同频率的载波来传输数字信号,并用数字基带信号控制载波信号的频率。二进制频移键控是用两个不同频率的载波来代表数字信号两种电平。接收端收到不同的载波信号再进行逆变成为数字信号,完成信号的传输过程。本文主要介绍了一种基于FPGA芯片设计FSK调制解调器的基本原理,并使用相应的VHDL语言对该原理进行描述,该设计以ALTERA公司的大规模集成电路芯片为核心,使得电路简洁、可靠性高。 相似文献
18.
介绍了一种应用于某导航激励源上的通信与控制电路的硬件、软件的实现,其利用 FPGA 独立完成了复杂 UART 通信和下位机控制,该电路具有稳定和高效的特点。该系统硬件采用了 Xilinx 公司的 XC4VLX40 芯片,软件使用 VHDL 硬件描述语言和 Xilinx ISE9.1i 设计工具软件开发完成。 相似文献
19.
基于FPGA的数字钟设计 总被引:5,自引:2,他引:3
介绍了利用VHDL硬件描述语言结合FPGA可编程器件进行数字钟的设计,并通过数码管驱动电路动态显示计时结果。通过本例可以为其他电路的设计提供一定的借鉴作用。 相似文献
20.
基于FPGA的数据采集系统设计 总被引:12,自引:4,他引:8
设计了以FPGA为核心逻辑控制模块的高速数据采集系统.设计中采用了自顶向下的方法,将FPGA依据功能划分为几个模块,详细论述了各模块的设计方法和控制流程.FPGA模块设计使用VHDL语言,在Max+PlusⅡ中实现软件设计和完成仿真.本文给出了一些模块的仿真图形.整个采集系统可实现24路最大工作频率为100 kHz的现场模拟信号采集和4路频率信号采集,且该系统也采集8路系统内部通道信号以达到自校验功能. 相似文献