共查询到17条相似文献,搜索用时 140 毫秒
1.
65nm/45nm工艺及其相关技术 总被引:3,自引:1,他引:2
介绍了65nm/45nm工艺的研究成果、157nmF2stepper技术、高k绝缘层和低k绝缘层等技术。着重讨论了157nmF2stepper的F2激光器、透镜材料、光刻胶和掩模材料问题。 相似文献
2.
3.
4.
用一种顺流微波等离子干法除胶设备开发出了一种享有专利的等离子工艺,该工艺可满足后道工序中铜及低k材料应用中密集和渗透性低k介电材料的抗蚀剂除胶要求。最终结果显示等离子各向同性除胶工艺与其他等离子化学方法相比,在很大程度上可对介电材料的损伤率降到最小,且能实现除胶后的湿法清洗。首先介绍并讨论了在涂覆抗蚀剂片子上得到的综合工艺特征数据。这些数据包括抗蚀剂去胶速率、低k膜厚度损失及折射指数变化、除胶选择性、k值变化、FTIR光谱以及FDS和SIMS分析结果。在有图形的片子上得到的扫描电镜检查结果显示了在等离子去胶和随后的湿法清洗后的清洁度、良好的图形轮廓和图形结构的关键尺寸保持情况。并介绍了评价器件性能的电性能测试和可靠性数据。此外还讨论了等离子工艺在铜表面清洗的有效性。 相似文献
5.
阐述了低k材料在IC电路中的作用及其性质,以SiO2、SiOF、SiOCSP、SiOCNSP、Si-OCSO五种材料为研究对象,分析了低k材料与Cu互连工艺的相互联系和作用。在Sikder和Kumar提供的声发射信号(AE)的在线监测图的基础上比较和分析了五种材料的硬度和模数值;根据Preston方程绘制九点测量数据图,发现前三种材料可满足抛光机理,而后两种的抛光行为更倾向于表面反应;根据五种材料抛光前后的实验数据表面形态图表,判断出抛光后材料粗糙度的走向。最后指出低k材料需要发展和完善的工艺及对抛光设备的进一步要求。 相似文献
6.
7.
翁寿松 《电子工业专用设备》2008,37(5):28-30
低k电介质、Cu互连和CMP已成为90/65/45nm芯片制造的标准工艺。90nm工艺要求k=3.0~2.9,65nm工艺要求k=2.8~2.7,45nm工艺要求k=2.6~2.5,大多采用2.5多孔的低k电介质,如TI、台积电。对于22nm工艺,可能采用碳纳米管(CNT)替代Cu互连。 相似文献
8.
9.
10.
本文论述了下游式等离子体在多种Cu/低k材料上去胶及去残留物的工艺应用,主要有3类低k材料的实验数据——有机类、掺氮氧化物和多孔性低k材料,同时论述了在这些对应低k材料上新的等离子体气氛:(1)中性等离子体;(2)无氧和还原性等离子体;(3)无氧和无氮等离子体。 相似文献
11.
以p型111硅片为衬底,经过旋涂固化制备低介电常数(低k)材料聚酰亚胺。经过化学机械抛光(CMP)过程,考察实验前后低k材料介电性能的变化。实验中分别使用阻挡层抛光液、Cu抛光液以及新型抛光液对低k材料进行抛光后,利用电参数仪对低k材料进行电性能测试。结果显示,低k材料介电常数经pH值为7.09新型抛光液抛光后,k值由2.8变为2.895,漏电流在3.35 pA以下,去除速率为59 nm/min。经新型抛光液抛光后的低k材料,在电学性能等方面均优于阻挡层抛光液和Cu抛光液,抛光后的低k材料的性能能够满足应用要求。 相似文献
12.
Takayuki Ohba 《Journal of Electronic Materials》2001,30(4):314-319
In order for ultra-large-integrated (ULSI) circuits manufacturing to minimize the Cost of Ownership (CoO) aspect in the wiring
process and realize fabricating semiconductor devices over 100 nm node, several Cu/low-k wiring technologies have been proposed.
The evidential criteria in choosing the most probable one are physical or material limitation and requirements from manufacturing.
A development of module processes (e.g., processing from low-k dielectrics to metal CMP) with proven equipment and material
is an appropriate approach and has a high potential in overcoming those difficulties. In this paper, an advantage of dual
Damascene Cu wiring accompanied with low-k (dielectric constant ∼2.7) and prediction of 100 nm Cu wiring module will be discussed. 相似文献
13.
当前IC制造的几种新工艺 总被引:1,自引:0,他引:1
翁寿松 《电子工业专用设备》2004,33(2):70-75
2001《国际半导体技术指南(ITRS)》要求2004年IC芯片特征尺寸达90nm。为了实现这个规划,必须采用IC制造的多种新工艺,如铜互连、低k绝缘层、CMP、高k绝缘层、应变硅和SOI等。 相似文献
14.
低压力Cu布线CMP速率的研究 总被引:1,自引:1,他引:0
采用低介电常数材料(低k介质)作为Cu布线中的介质层,已经成为集成电路技术发展的必然趋势.由于低k介质的低耐压性,加工的机械强度必须降低,这对传统化学机械抛光(CMP)工艺提出了挑战.通过对CMP过程的机理分析,提出了影响低机械强度下Cu布线CMP速率的主要因素,详细分析了CMP过程中磨料体积分数、氧化剂体积分数、FA/O螯合剂体积分数等参数对去除速率的影响.在4.33 kPa的低压下通过实验得出,在磨料体积分数为20%,氧化剂体积分数为3%,FA/O螯合剂体积分数为1.5%时可以获得最佳的去除速率及良好的速率一致性. 相似文献
15.
300mm晶圆芯片制造技术的发展趋势 总被引:5,自引:0,他引:5
采取300mm晶圆是半导体生产发展的必然规律.300mm晶圆与90nm工艺是互动的.90nm新工艺主要包括193nm光刻技术、铜互连、低k绝缘层、CMP、高k绝缘层、应变硅和SOI等.本文着重讨论300mm晶圆芯片制造技术的发展趋势. 相似文献
16.
17.