基于FPGA和DDS的数字调制信号发生器设计与实现

为了提高数字调制信号发生器的频率准确度和稳定度,并使其相关技术参数灵活可调,提出了基于FPGA和DDS技术的数字调制信号发生器设计方法。利用Matlab/Simulink、DSP Builder、QuartusⅡ3个工具软件,进行基本DDS建模,然后在DDS模块的基础上,通过单片机等电路组成的控制单元的逻辑控制作用,根据通信系统中数字调制方式的基本原理,设计并实现了数字调制信号发生器,从而实现二进制频移键控(2FSK)、二进制相移键控(2PSK)和二进制幅移键控(2ASK)3种基本的二进制数字调制。所得仿真结果表明设计方法的正确性和实用性。     

基于FPGA的数字调制信号发生器的设计

以设计数字调制式信号发生器为目的,依据通信系统中模拟和数字调制方式的理论基础,采用现场可编程逻辑阵列技术（FPGA）,给出了一种具有数字调制功能的信号发生器的设计方法。该发生器具有ASK、PSK、FSK功能,各个模块采用VHDL语言设计,然后下栽到EPF10K10LC84—3芯片来完成硬件电路的连接与测试。     

基于FPGA的全数字低中频QPSK调制解调器实现

本文给出了一种基于FPGA的全数字低中频四相相移键控(QPSK)调制解调器实现方案，通过硬件实现证明了本方案的可行性。     

OFDM系统数字中频的FPGA设计

本文主要讨论了OFDM系统中使用数字中频的优点，在发射机和接收机中的实现方案，重点叙述了数字中频中两个关键模块——数控振荡器和成型滤波器在FPGA中的设计，并分析了数字量化误差。     

通用数字电路板测试系统硬件设计

针对传统依靠人工使用示波器、万用表、逻辑分析仪等设备对数字电路板进行测试具有过程复杂、工作量大、可靠性低等缺点,介绍一套通用数字电路板测试系统的硬件设计方案。跟传统数字电路板测试系统相比,文中的设计性能参数更优,主要包括:测试频率最高50 MHz并可调为100 MHz的整数分频;测试电平兼容-6~+9 V且可编程步长为100 mV;测试通道32路,每通道可设为输入输出三态可选且同步工作,存储深度1 Mbit,电流驱动能力达50 mA并有过载保护。     

基于FPGA的数字存储系统硬件设计

数字存储器可以完成数据采集、数据存储等功能,具有很广泛的应用前景。论述了以Altera高性能FPGA-EPC3C40F484I7为核心处理器的高速信号数字存储系统的硬件设计原理以及基于FPGA的数字存储系统硬件设计实现技术。详细阐述了系统架构以及各功能模块,给出了各模块硬件外围接口的连接图,重点分析了DDR2接口电路设计中的几个关键问题,并结合实际设计中遇到的问题给出了解决方法。该数字存储系统可以用于高速宽频信号的存储等方面。     

基于FPGA的全数字锁相环设计

介绍了全数字锁相环的基本构成,分析了各个模块的工作原理,采用Verilog硬件描述语言进行建模,并运用Xilinx公司的ISE Design Suite 14.3软件进行设计仿真及FPGA的硬件验证。     

基于FPGA+DSP的数字中频收发机的设计

基于数字下/上变频的原理,以FPGA+DSP为核心提出了一种高性能数字中频收发机的实现方案。首先阐述了直接数字下变频和数字上变频的实现原理,提出了延时校正滤波器的设计方法和滤波系数。之后探讨了模数转换器采样电路、数字下/上变频的FPGA设计逻辑、DSP数据读写和处理流程、数模转换器转换及滤波电路的实现方法。最后对实际系统进行了回环测试,测试结果表明该系统具有良好的实时性。     

基于FPGA的中频数字处理

本文论述了在FPGA进行数字中频处理的一些原理和实现方法．尤其阐述了数字解调和数字滤波器实现原理。     

基于FPGA的数字中频信号处理平台的设计与实现

随着通信系统对信号处理的要求不断提高,传统芯片难以满足高速处理的要求。 FPGA 以并行处理能力强、集成度高、可系统重构等特点得到了广泛应用。本文设计了以高性能 FPGA 为核心,具有嵌入式 ARM 的 SOC 功能,结合 CPLD、DSP、ADC 等技术,组合 SDRAM、 FLSAH 存储器等外围电路构建一款中频数字信号处理和数据处理平台。经工程实践验证,系统设计可靠、运行稳定。     

基于CPLD/FPGA的数字电路设计方法变革必要性研究

大规模可编程逻辑器件的应用已经为数字系统的设计带来了极大的灵活性。标准化逻辑设计语言的引入,极大地改变了传统的数字系统设计方法、设计过程和设计观念。作为大学的技术基础教学环节,应做出相应的调整。分别通过组合逻辑和时序逻辑设计实例比较了传统设计方法存在的问题和现代逻辑设计方法的优势。通过对比可以看到,现代逻辑设计技术取代传统的数字系统设计方法而成为数字电路设计的主流,是电子技术发展的必然趋势。     

基于FPGA的数字电路实验教学改革

在专业学时压缩的背景下,对“数字电路技术”和“EDA技术”进行了课程融合研究,采用手工布线+FPGA逻辑设计的教学手段和3+3+1的实验内容模式,精简了传统实验教学内容,增强了以FPGA为设计平台和以硬件描述语言为主要设计手段的实验教学方式,即分别从实验平台、实验内容和教学方法上进行了精心设计。通过层层递进、环环相扣的实验项目培养学生从数电基础到复杂数字电路系统的全面认知能力。     

基于FPGA的数字下变频器的设计

采用软件无线电思想,设计和实现了基于FPGA的数字下变频器,应用于数字中频接收机中,主要完成信号的下变频、多速率抽取和滤波等功能。采用自上向下的模块化设计方法,将数字下变频的功能划分为不同的模块,通过VHDL语言和IP核设计各功能模块。通过ISE和Matlab工具对数字下变频器进行了仿真设计,在FPGA硬件平台上进行了测试验证,结果表明:数字下变频器稳定可靠、通用性强、灵活性高,满足数字中频接收机的设计要求。     

激光测距系统中数字频率发生器的FPGA实现

针对传统的激光测距系统结构中由锁相环等模拟电路单元带来的相位累计误差、A/D转换误差等缺点,提出一种全数字化的调制频率发生器FPGA实现方式,从根本上避免了上述问题的存在,进而改善了测量精度.该设计经过测试验证,能够快速、精确、稳定的产生相位式测距法所需的各种调制频率;将其应用在测距系统中,能实现150m范围内、误差不超过1.5mm的高精度测量.     

基于MSI的数字时钟的电路设计

数字时钟的特点是以数字显示秒、分、时,它是一种相较于传统机械时钟更准确、更直观的时钟装置,数字时钟也不需要机械传动装置,所以被广泛使用。在日常生活中我们随处可见数字时钟,数字电子钟以两种方式实现：单片机控制,数字集成电路构成。本次设计是由数字集成电路构成的数字电子时钟。     

基于FPGA技术的RS232接口时序电路设计

RS232接口是现在最常用的一种通信接口。随着FPGA技术的高速发展,一些常见的接口电路的时序电路可以通过FPGA实现,通过这种设计可减少电路系统元件的数量,提高系统集成度和可靠性。详细阐述了如何通过FPGA实现RS232接口的时序逻辑设计。     

基于FPGA的数字跑表设计

Verilog程序通过综合、适配后形成配置文件,下载到FPGA器件中对FPGA进行配置,使FPGA成为实用的测频模块。通过波形仿真,符合本次设计的要求。最后,通过完整编译后的文件固化到开发板,接上高频信号源,实现了数字跑表的设计。本文详细介绍了数字跑表的设计指标,设计思路,设计方案,系统的电路设计,系统相应模块设计,系统硬件实现与测试结果。     

椭圆曲线数字签名方案的硬件优化设计

椭圆曲线数字签名算法是目前信息安全和密码学领域的研究热点之一.根据椭圆曲线理论及其应用于数字签名方案的特点,对特定椭圆曲线数字签名方案进行硬件设计和优化.详细介绍了使用Verilog语言实现的完整优化设计方案,给出了关键部分的仿真结果.     

基于FPGA的数字日历设计

介绍了一种基于FPGA的数字日历设计方案,采用VHDL语言编程设计了一个具有年、月、日、星期、时、分、秒计时显示功能,时间调整功能和整点报时功能的数字日历。采用VHDL和原理图相结合的设计输入方式,在QuartusⅡ开发环境下完成设计、编译和仿真,并下载到FPGA芯片EP1C3T144-3上进行结果验证。结果表明:该设计方案切实可行,对FPGA的应用和数字日历的设计具有一定参考价值。     

基于FPGA的数字电子钟设计

采用FPGA进行的数字电路设计具有更大的灵活性和通用性,已成为目前数字电路设计的主流方法之一.本文给出一种基于FPGA的数字钟设计方案.该方案采用VHDL设计底层模块,采用电路原理图设计顶层系统.整个系统在QuartusⅡ开发平台上完成设计、编译和仿真,并在FPGA硬件实验箱上进行测试.测试结果表明该设计方案切实可行.