DES的S盒的布尔性质

在密码学的历史上,数据加密标准DES是上个世纪七十年代提出的一个非常重要的对称密码算法,布尔函数的代数免疫度是2003年提出来的抵抗流密码的代数攻击的一个重要指标.S盒是DES中唯一的非线性部分,从布尔函数的观点,研究DES的八个S盒所构造的32布尔函数的代数免疫度和非线性度等密码学性质,这些函数都是六个变量的布尔函数.文中的计算结果表明,所有32个布尔函数的代数免疫度都达到了其理论上的最大值3.     

RISC微处理器S盒替换指令扩展

为解决RISC微处理器实现S盒替换操作效率低下这一问题,提出一种通过设计S盒替换专用模块和指令进行指令扩展的方法,使得微处理器在执行S盒替换操作时具有较高性能.根据分组密码算法S盒替换的操作特征,设计支持8-32、8-8、6-4、4-4四种常用模式的S盒替换模块和操作指令,最后采用布尔函数的方法完成S盒替换模块的电路设计.用EDA软件进行验证,实验结果表明处理器能够正确执行S盒替换操作且能够显著提升性能.     

求S盒布尔函数表达式的一种新算法

求分组密码S盒布尔函数表达式就是要确定表达式的各个系数。本文给出布尔函数表达式中通项的取值与输入值之间的关系，证明了表达式通项的系数可由已知系数来确定，从而设计出求S盒布尔函数表达式一种新的递归算法。算法只进行异或和内积运算，运算次数少，具有简洁、易于编程实现、准确而快速的特点。应用于DES获得与公开文献相符的结果，应用于AES首次求出其S盒的布尔函数表达式。     

对AES算法的S盒布尔函数分析

分组密码的安全性很大程度上取决于分组密码中唯一的非线性结构S盒。论文对AES的S盒的代数性质进行分析,采用布尔函数的方法,先得到S盒的真值表,再求解S盒的布尔函数表达式,根据布尔函数表达式计算得出S盒的平衡性、正交性、线性性、差分均匀性质、鲁棒性、非线性性等代数性质,说明AES的S盒的安全性。     

一种适用于RFID标签的安全化密码算法实现

鉴于射频识别（RFID）标签芯片苛刻的资源要求,为解决差分功耗分析（Differential Power Analysis,DPA）对密码算法实现方面的威胁难题,将新型DPA防护技术threshold与Piccolo密码算法相结合,提出了一种适用于RFID标签芯片应用的安全化密码算法实现方案.分别基于布尔式重组和改进型穷举搜索的方式实现了面积最优的S盒及其逆的threshold（3,3）分享,提出了基于锁存器方式解决S盒及其逆实现中潜在的毛刺威胁问题,在Chartered 0.18μm工艺和100 kHz RFID运行频率下,将该方案的资源消耗控制在2155个等效门,平均电流约为2.60μA,基于FPGA的DPA攻击安全性分析结果表明该方案适合于低成本RFID标签芯片对密码算法轻型及实现安全的要求.     

Camellia算法中S盒的密码学性质

作为大多数分组密码中唯一的非线性结构,S盒在很大程度上决定了分组密码的安全性。论文首先分析Camellia算法中S盒的迭代循环周期,然后从布尔函数出发,利用Walsh谱理论分析其平衡性、非线性性、严格雪崩准则、扩散特性和相关免疫性等密码性质,从理论上揭示了Camellia算法中S盒的安全性,最后指出了该算法中可能存在的安全隐患。     

多规格S盒的硬件实现方法

本文用VHDL硬件描述语言实现了1个多规格S盒,兼容1组8×8规格的S盒和4组6×4规格的S盒。通过改变控制编码,它可以实现8×8和6×4规格的任意布尔函数变化,可以满足DES算法和AES算法中的S盒变换,也为密码算法可重组系统设计提供了一个通用IP。     

AES算法S盒性质验证

AES作为广泛使用的高级数据加密标准,其密码算法的安全性取决于非线性部件S盒的密码特性。本文首先学习了AES算法的基本加解密过程,特别分析了AES49436算法采用的时空折衷的思想。然后从布尔函数出发,利用C语言实现了AES的S盒,推导和计算了S盒平衡性、非线性度等密码特性,说明AES抗差分和抗线性攻击的本质原因。最后利用拉格朗日插值法,拟合了S盒的代数表达式。结果表明AESS盒代数表达式项数过少,表达式比较简单,存在一定的安全隐患。     

FPGA上抗侧信道攻击的密码算法实现

密码算法在运行时可能会受到侧信道攻击,抗侧信道攻击的FPGA密码算法实现是目前研究的一个热点。通过随机数保护关键数据的S盒移位掩码法被认为是一种有效的防御手段。采用该方式实现的密码算法在提高运行安全性的同时,可能会带来硬件资源开销的增加及加解密速度的降低。通过对SM4算法的实现表明,采用合适的实现方式时S盒移位掩码法抗侧信道攻击实现对算法硬件资源开销及加解密速度影响不是太大,具有一定的实用价值。     

DES加密算法的高速FPGA实现

DES(数据加密标准)算法是一种应用广泛的分组密码算法.文中在分析算法机理的基础上,对如何用FPGA(现场可编程门阵列)高速实现算法进行了分析和讨论,详细阐述了子密钥生成、S盒设计、流水线设计及子密钥延迟控制的方法,采用Verilog硬件描述语言对算法进行了FPGA仿真,并对算法的性能进行了分析.