基于DPDK的高速数据包捕获方法

不断增大的网络带宽给人们提供了丰富的网络应用和服务的同时,也给传统的数据俘获系统带来了挑战.本系统基于Intel数据平面开发套件（Data Plane Development Kit,DPDK）设计了高速网络数据包捕获软件.能够更好适应目前校园网高速网络数据包捕获的要求,为网络数据包分析提供技术支持.最后,本文对基于DPDK的数据包捕获系统和传统Libpcap进行了实验结果对比,表明基于DPDK的数据包捕获系统能够明显提升高速网络出口数据俘获的性能.     

基于CAM的高速数据包分类技术

数据包分类技术是在高速网络环境中保证网络服务质量的一种重要技术，是设计高端路由器、交换机、防火墙等网络设备时必须要考虑的重要因素之一。在分析现有的高逑数据包分类技术的基础上给出了一种基于CAM的高速数据包分类的实现方法。通过比较可知，该分类方法在最坏情况下的时间复杂度和空问复杂度都明显低于其它的分类方法，而且实现简单，性能高。     

基于DMA实现高速数据包收发*

网络测试是了解网络流量,分析业务性能的重要手段。如何实现高速链路流量捕获分析是目前人们非常关注的问题。在网络处理器上设计了一种BIOS下基于DMA技术的接收、发送以太数据帧的方法,以提高处理器数据包处理能力。该方法已经在BCM1250处理器上实现,测试实验表明,该方法数据包处理能力较之嵌入式Linux环境下提高了两倍。     

STEC的固态硬盘可通过HP存储阵列提高性能、容量和能效

Emulex公司近日宣布,授权神州数码（中国）有限公司（STEC公司（Nasdaq：STEC）日前宣布,其高容量企业级的ZeuslOPS固态硬盘（SSD）已经具备与HPStorage-Works企业虚拟阵列平台进行整合的资格。STEC的ZeuslOPS驱动器提供了优化的存储容量解决方案,该解决方案提供更好的性能和更快的响应时间。从而增加了存储虚拟化的优势。     

基于数据包优先级的DCF及其性能分析

针对实时业务中的不同QoS需要,考虑数据包优先级,在经典分布式协调机制（DCF）和各种改进DCF的基础上,提出一种基于数据包优先级的DCF（PMDCF）。采用马尔科夫链方法,对基于PMDCF建立的数学模型进行性能分析,得到系统饱和吞吐量S的解析式。数值例子和仿真实验结果证明,与已有DCF相比,PMDCF有效提高了系统性能。     

基于WinPcap的数据包捕获及应用

网络数据包捕获是进行网络分析的基础,通过对Windows操作系统平台下网络数据包捕获模型的论述,重点对基于NDIS的优秀包捕获开发包WinPcap的结构和功能的进行了详细的介绍和分析,实现了如何在VC 6.0环境下借助WinPcap提供的各个接口函数对网卡进行编程进而对网络数据包进行捕获和分析的方法,最后突出叙述了数据包捕获在网络分析中的应用.     

基于三级队列缓存的FlexRay网络监控平台

FlexRay以其实时性、灵活性、高带宽的优势,被称为“下一代车载网络”;然而其协议相对复杂,网络组网调试过程较困难;目前的辅助调试工具如CANoe不能进一步分析网络性能,在应用上具有局限性;针对上述问题,提出了一种同时对多个数据采集与存储的解决方案,并以FPGA为核心设计了FlexRay网络监控平台,利用SPI和USB总线设计了通信协议,在数据缓存方面设计了三级队列缓存方案;该平台实现了通信数据监测功能,可以获取结点CPU中寄存器状态、记录数据帧到达时间,进而分析网络运行及故障状态,同时解决了大量数据缓存溢出的问题;经过测试表明:系统能够稳定运行,适用于快速、优化地设计FlexRay网络。     

基于数据包分析的网络故障分析与研究

网络故障种类繁多，诊断方法也是多种多样。本文介绍了一种通过捕获网络数据包，并对其进行分析来排除一些复杂型的网络故障的方法．列举了相应的实例。希望能在您排除复杂的网络故障时，有所借鉴。     

基于数据包分析的网络故障诊断研究

网络故障种类繁多,诊断方法也是多种多样.介绍了一种通过捕获网络数据包,并对其进行分析来排除一些复杂型的网络故障的方法,列举了相应的实例.     

数据包丢弃技术的性能*

数据包丢弃技术是宽带网络中的一种缓冲区管理技术,其目标是网络超负荷运行时有较高的端到端的吞吐量.本文采用流量模型,通过分析和仿真,考察了在数据包长度呈负指数分布的条件下,数据包丢弃技术的稳态性能.     

Next High Performance and Low Power Flash Memory Package Structure

In general, NAND flash memory has advantages in low power consumption, storage capacity, and fast erase/write performance in contrast to NOR flash. But, main drawback of the NAND flash memory is the slow access time for random read operations. Therefore, we proposed the new NAND flash memory package for overcoming this major drawback. We present a high performance and low power NAND flash memory system with a dual cache memory. The proposed NAND flash package consists of two parts, i.e., an NAND flash memory module, and a dual cache module. The new NAND flash memory system can achieve dramatically higher performance and lower power consumption compared with any conventionM NAND-type flash memory module. Our results show that the proposed system can reduce about 78% of write operations into the flash memory cell and about 70% of read operations from the flash memory cell by using only additional 3KB cache space. This value represents high potential to achieve low power consumption and high performance gain.     

内连式复值双向联想记忆模型及性能分析

Lee的复域多值双向联想记忆模型(complex domain bidirectional associative memory,简称CDBAM)不仅将Kosko的实域BAM(bidirectional associative memory)推广至复域,而且推广至多值情形,以利于多值模式(如灰级图像等)间的联想.在此基础上,提出了一个新的推广模型:复域内连式多值双向联想记忆模型(intraconnected CDBAM,简称ICDBAM),通过定义的能量函数证明了它在同步与异步更新方式下的稳定性,从而保证所有训练样本对成为其稳定点,克服了CDBAM所存在的补码问题.计算机模拟证明了该模型比CDBAM具有更高的存储容量和更好的纠错性能.     

复形态双向联想记忆网络及其性能分析

基于复数环(C,∨,∧,+)提出了复形态双向联想记忆网络模型,给出了神经网络实现双向完全联想记忆的条件,并分析了自联想的存储能力、稳定性和收敛性及神经网络的抗噪声能力.当复数虚部取零时即为实数,实数域形态双向联想记忆网络就是复数域形态双向联想记忆网络的特例.最后通过仿真实验验证复形态双向联想记忆网络的有效性.     

LNMS网络内存系统及性能优化技术

在Linux环境下设计并实现了一个两级服务结构的网络内存系统(LNMS)。LNMS较传统网络内存系统具有更好的可扩展性。对LNMS提出了两种性能优化技术：预取和主动内存技术。在预取优化方面,针对并发应用提出一种M-PPM算法。主动内存技术则发掘了内存服务器的计算能力。实验表明,两种优化技术可有效地提升网络内存系统的性能。     

Cisco IOS内存管理及其脆弱性分析

通过研究Cisco路由器中嵌入式操作系统IOS的内存布局、管理策略、保护机制,并进行内存管理脆弱性测试,证明IOS在分配回收策略及内存块保护机制上存在脆弱性,针对其在内存管理策略与存储保护机制方面的安全风险,提出诸如增加校验及完整性保护等防范措施,以确保路由器的安全。     

Efficient Handling of Lock Hand-off in DSM Multiprocessors with Buffering Coherence Controllers

Synchronization in parallel programs is a major performance bottleneck in multiprocessor systems.Shared data is protected by locks and a lot of time is spent on the competition arising at the lock hand...     

Effcient Handling of Lock Hand-off in DSM Multiprocessors with Buffering Coherence Controllers

Synchronization in parallel programs is a major performance bottleneck in multiprocessor systems. Shared data is protected by locks and a lot of time is spent on the competition arising at the lock hand-off. In order to be serialized, requests to the same cache line can either be bounced (NACKed) or buffered in the coherence controller. In this paper, we focus mainly on systems whose coherence controllers buffer requests. In a lock hand-off, a burst of requests to the same line arrive at the coherence controller. During lock hand-off only the requests from the winning processor contribute to progress of the computation, since the winning processor is the only one that will advance the work. This key observation leads us to propose a hardware mechanism we call request bypassing, which allows requests from the winning processor to bypass the requests buffered in the coherence controller keeping the lock line. We present an inexpensive implementation of request bypassing that reduces the time spent on all the execution phases of a critical section (acquiring the lock, accessing shared data, and releasing the lock) and which, as a consequence, speeds up the whole parallel computation. This mechanism requires neither compiler or programmer support nor ISA or coherence protocol changes. By simulating a 32-processor system, we show that using request bypassing does not degrade but rather improves performance in three applications with low synchronization rates, while in those having a large amount of synchronization activity (the remaining four), we see reductions in execution time and in lock stall time ranging from 14% to 39% and from 52% to 71%, respectively. We compare request bypassing with a previously proposed technique called read combining and with a system that bounces requests, observing a significantly lower execution time with the bypassing scheme. Finally, we analyze the sensitivity of our results to some key hardware and software parameters.     

均匀圆阵阵元缺损对阵列方向图影响的分析

阵列中阵元接收信号按照一定加权方式合成,使波束方向图指向期望信号同时抑制其他方向的干扰信号。但是当阵列中有阵元缺损时,会对阵列方向图产生一定影响。本文分析并仿真了均匀加权情况下,均匀圆阵无缺损的波束方向图,同时对比了具有相同波束指向的均匀圆阵和均匀线阵在缺损阵元位于不同位置的波束方向图。仿真表明缺损一个阵元后,均匀加权的均匀圆阵性能下降较多。而当缺损阵元位于不同阵列不同位置时,对均匀线阵影响有较大不同,但是对均匀圆阵的影响则相差不多。     

高精度波束形成的相控阵超声系统研究

为深入研究管道环焊缝缺陷特性,需要相控阵检测系统提供完全控制激励信号参数和获得接收回波信号的特性,针对该问题设计了32个模拟通道,可接入128个阵元,数字化频率达到125 Msample/s的相控阵超声检测系统.采用流水线式延时实现小数倍延时,脉冲发射延时精度为2.5 ns;使用Master-Slave结构的管理方式,在硬件上合理分配资源,对回波数据进行线性插值,同时根据脉冲的延时方案对各通道的插值数据进行存储,实现高精度数字波束形成.使用Hilbert变换提取形成波束在FIR滤波器滤波前后的包络,得到滤波后信噪比提高了9.4 dB.对标准试块进行缺陷检测实验,实验表明在深度上缺陷定位的相对误差为1.7%,相对于现有系统检测精度提高了接近2倍.     

基于音频的多媒体网络性能测试分析

时间同步是测试中的一个难点，现有的测试方法大多都是测试往返时延，以避开时间同步，但得到的抖动误差很大，所以对单向时延的精确测量是获取网络抖动的前提。该文通过测试发送端和接收端的往返时延，结合RTP协议和数学公式的推导，给出通过测得的往返时延计算出单向时延的方法，并对实际的多媒体网络性能进行了测试。