基于MegaCore的FFT模块在FPGA上的实现

在FPGA上实现Hvr算法可以充分利用FPGA设计的灵活性和快速性,适合高速数字信号处理。提出了一种利用Altera公司提供的MegaCore开发H可模块的方法,并在FLEX10K系列的FPGA上予以实现,给出了设计框图和仿真波形,并对实现原理进行了详细说明。仿真和应用表明,此模块运算速度快,精度高,工作稳定,且设计成本低。     

一种新结构FFT算法及其FPGA实现

本文给出了一种面向FPGA实现的新结构FFT算法,并利用FPGA器件内部丰富的逻辑单元,RAM、ROM和DSP块实现了FFT核心运算的并行化,与利用传统结构实现的FFT相比大大提高了FFT的运算速度,与用DSP实现的FFT相比速度也要快得多。     

用FPGA实现FFT算法

引言 DFT（Discrete Fourier Transformation）是数字信号分析与处理如图形、语音及图像等领域的重要变换工具,直接计算DFT的计算量与变换区间长度N的平方成正比。当N较大时,因计算量太大,直接用DFT算法进行谱分析和信号的实时处理是不切实际的。快速傅立叶变换（Fast FourierTransformation,简称FFT）使DFT运算效率提高1～2个数量级。其原因是当N较大时,对DFT进行了基4和基2分解运算。FFT算法除了必需的数据存储器ram和旋转因子rom外,仍需较复杂的运算和控制电路单元,即使现在,实现长点数的FFT仍然是很困难。本文提出的FFT实现算法是基于FPGA之上的,算法完成对一个序列的FFT计算,完全由脉冲解发,外部只输入一脉冲头和输入数据,便可以得到该脉冲头作为起始标志的N点FFT输出结果。由于使用了双     

一种基于FPGA的FFT阵列处理器

提出一种新的FFT信号处理器的实现方法，使用抽取算法在基于FPGA的FFT硬件处理IP上实现并行大点数快速傅立叶变换，由于采用专用FFT硬件处理与DSP相结合的处理结构，使处理速度大幅度提高。理论和仿真分析论证了该方法的有效性。     

基于CORDIC算法并行FFT设计与硬件实现

讨论了复杂128点FFT处理器的并行和旋转结构。VLSI实现FFT适用于超高速数据处理。随着新的VLSI技术的发展，高速处理和低功耗设计成为现实。使用CORDIC旋转处理器可以优化面积和速度的设计，在不降低数据处理速度的基础上，这种FFT仅仅使用了5．3万等效逻辑门。     

基于FPGA的FFT/IFFT处理器的实现

提出一种利用并行算法来实现FFT（快速傅里叶变换）及其逆变换IFFT（快速傅里叶逆变换）的设计方法。该处理器可由用户动态配置成64、256、1024点复数FFT或其逆变换IFFT。     

基于FPGA的FFT算法硬件实现

设计了一种基于FPGA的1 024点16位FFT算法,采用了基4蝶形算法和流水线处理方式,提高了系统的处理速度,改善了系统的性能。提出了先进行前一级4点蝶形运算,再进行本级与旋转因子复乘运算的结构,合理地利用了硬件资源。对系统划分的各个模块使用Verilog HDL进行编码设计。对整个系统整合后的代码进行功能验证之后,采用Quartus Ⅱ与Matlab进行联合仿真,其结果是一致的。该系统既有DSP器件实现的灵活性又有专用FFT芯片实现的高速数据吞吐能力,在数字信号处理领域有广泛应用。     

FDM调制解调中高速（I）FFT硬件设计

提出了一种64点，512点和1024点（I）FFT（（逆）快速傅里叶变换）的硬件实现方法，适合应用在正交频分复用（OFDM）系统中，实现时采用了16位精度的复数来表示输入输出数据。该算法在运算过程去除了所有的乘法器在运算过程中没有使用乘法器，使得运算速度得到较大地提高。     

用于音乐作品版权保护的数字音频水印算法

提出了一种用于音乐作品版权保护的数字音频水印嵌入算法，该算法首先将视觉可辨的二值水印图像降维成一维水印序列并进行随机置乱，再从原始数字音频信号中随机选取采样数据并进行快速傅立叶变换(FFT)，最后结合人类听觉系统(HAS)掩蔽特性选取绝对值较大的FFT系数嵌入水印信息。仿真实验表明：该数字音频水印嵌入算法不仅具有较好的透明性，而且对诸如叠加噪声、有损压缩、低通滤波、重新采样、重新量化等攻击均具有较好的鲁棒性。     

基于FFT的微光图像压缩编码研究

图像压缩所要解决的问题是如何最大限度地压缩图像数据，并保证利用这些数据所重建的图像是用户能够接受的。本文分析了微光图像特征，在此基础上利用傅立叶变换(FFT)对微光夜视图像进行了压缩编码研究，并阐述了FFT的基本原理，得到了不同压缩比下的压缩结果。     

基于动态可重构的FFT处理器的设计与实现

提出了一种基于局部动态可重构(DPR)的新型可重构FFT处理器.相比传统的FFT设计,该设计方法在重构时间上得到了很大改进,同时,处理器能够动态地添加或移除重构单元.采用新颖的FFT控制算法,使得可重构部分面积很小.该处理器结构在Xilinx Viirtex2p系列FPGA上进行了综合及后仿真.较之Xilinx IPcore,其运算效率明显提高,而且还实现了IP核所不具备的动态可重构性.     

FFT算法的FPGA实现

在信号处理中,FFT占有很重要的位置,其运算时间影响整个系统的性能。传统的实现方法速度很慢,难以满足信号处理的实时性要求。针对这个问题,本文研究了基于FPGA芯片的FFT算法,把FFT算法对实时性的要求和FPGA芯片设计的灵活性结合起来,采用Alter公司的CycloneⅡ系列FPGA芯片EP2C35F672C8,用VHDL语言编程,最后分别使用Quartus Ⅱ和Matlab软件开发工具验证实现。     

基于FPGA的高速流水线FFT算法实现

提出了在FPGA（现场可编程门阵列）上实现1024点基4-FFT（快速傅里叶变换）算法的设计方案。方案对FFT算法的核心单元即蝶形运算单元的结构进行了分析和优化,用一个复乘器通过时序控制实现了和3个复乘器同样的效率,而且对整个算法的流程采用了流水线式的工作控制方式,不仅节省了FFT在FPGA上实现时占用的硬件资源,并且极大地提高了算法的运算效率。最后给出了仿真实验结果,并同MATLAB的FFT运算结果进行了对比。结果显示,在100MHz时钟条件下,本方案完成1024点的基4．FFT运算仅需51．28μs,完全满足高速FFT运算的实时性要求。     

基于FFT的校频技术及其FPGA实现

在全数字化MPSK(多相移键控)解调中,有时存在着相当大的相对载波频偏,导致接收机不能正常工作.文中介绍了基于最大似然准则的FFT(快速傅里叶变换)频偏估计算法,分析了该算法的复杂度,并将该算法应用于MPSK信号载波恢复,达到对频偏进行有效估计并矫正的目的.首先给出了应用FFT频率估计器的MPSK信号载波恢复结构,以及在FPGA(现场可编程门阵列)上实现该算法的关键技术.在使用IP核的基础上,详细描述了FFT频率估计器在FPGA中的实现过程.最后分析了算法实现时需要的硬件资源和性能.     

基于FPGA的可配置 FFT IP核实现研究

针对FFT算法基于FPGA实现可配置的IP核。采用基于流水线结构和快速并行算法实现了蝶形运算和4 k点FFT的输入点数、数据位宽、分解基自由配置。使用Verilog 语言编写,利用ModelSim仿真,由ISE综合并下载,在Xilinx公司的Virtex-5 xc5vfx70t器件上以200 MHz 的时钟实现验证,运算结果与其他设计的运算效率对比有一定优势     

FFT算法的一种FPGA实现

FFT运算在OFDM系统中起调制和解调的作用。针对OFDM系统中FFT运算的要求，研究了一种易于FPGA实现的FFT处理器的硬件结构。接收单元采用乒乓RAM结构，扩大了数据吞吐量。中间数据缓存单元采用双口RAM，减少了访问RAM的时钟消耗。计算单元采用基2算法，流水线结构，可在4个时钟后连续输出运算结果。各个单元协调一致的并行工作，提高了系统时钟频率，达到了高速处理。采用块浮点机制，动态扩大数据范围，在速度和精度之间得到折衷。模块化设计，易于实现更多点数的FFT运算。     

基于FPGA的图像坏点修正算法的硬件实现

随着图像技术的不断发展,图像质量的要求将越来越高.目前的图像传感器技术虽然有了很大的提高,但是由于处理过程中各个环节的非理想化等原因,图像传感器总会存在着一些坏点,影响图像质量.现场可编程门阵列(FPGA)是在专用集成电路(ASIC)的基础上发展起来的一种可动态编程的器件,与其他中小规模的集成电路相比,其优点主要在于它有很强的灵活性,电路可配置,设计周期短.文中阐述了一种适合于硬件实现的坏点修正算法,以Altera公司的Cyclone EP1C3T144C8型的FPGA芯片为平台构建图像坏点修正实时处理模块,并成功实现了对640×480×10像素的灰度图像的坏点修正处理,得到了预期的理想效果.