Bi4Ti3O12掺杂对低压ZnO压敏电阻性能的影响

Bi4Ti3O12在低压氧化锌压敏电阻器的烧结过程中起着重要作用。通过使用扫描电子显微镜(SEM)研究了添加Bi4Ti3O12粉体的陶瓷烧结过程。结果表明,使用纳米Bi4Ti3O12粉体的压敏电阻所获得的电压梯度更低,Zn2TiO4相的形态和分布影响压敏电压的分散性。     

Nb_2O_5掺杂量对ZnO压敏电阻器性能的影响

通过掺杂微量Nb2O5制备了ZnO压敏电阻器,运用扫描电子显微镜(SEM)和电性能测试手段分析了Nb2O5掺杂对ZnO压敏电阻器微观结构和电性能的影响,测量了晶界势垒高度φH,并探讨了其对ZnO压敏电阻器性能的影响。结果表明:掺杂适量的Nb2O5可以明显改善ZnO压敏电阻器的微观结构和电性能;当Nb2O5的掺杂量为摩尔分数0.10%时,所制ZnO压敏电阻器的晶粒尺寸最大,且压敏电压V1mA、非线性系数α和φH值分别为174V,30和0.463 eV。     

TiO2掺杂对低压ZnO压敏电阻性能的影响

研究了TiO2掺杂量及制备工艺对ZnO压敏电阻性能的影响。TiO2掺压超过一定量时,压敏场强就不再降低,而非线性系数却一直下降,漏流迅速增大,使性能劣化。因此,要控制TiO2掺杂量在适当范围内。粉料煅烧温度和烧成的高低也直接影响ZnO压敏电阻性能。     

sol-gel法制备ZnO薄膜压敏电阻

利用sol-gel法在镀有Au底电极的单晶硅片上,制备掺有Bi2O3、Co2O3、Cr2O3和MnO2的ZnO薄膜压敏电阻。薄膜由旋涂法制备,并在300℃下预处理、600℃退火。制得的ZnO薄膜结晶良好。膜厚约为1μm,ZnO薄膜压敏电阻的非线性系数为15.1,压敏电压为3.037 V,漏电流为43.25μA。     

高能球磨法制备高电位梯度的ZnO压敏电阻

为了制备高电位梯度的ZnO压敏电阻,采用了新的粉体制备方法,即高能球磨Bi2O3和Sb2O3两种添加剂12 h,再与其它氧化物共同高能球磨5h。扫描电镜及各个烧结温度下电性能、致密度的实验结果证明:此法制备的粉体压片后,1000℃烧结时,其电位梯度高达1516V/mm,漏电流为3.0μA,非线性系数为22。     

叠烧对ZnO压敏电阻中Bi2O3挥发的控制

采用高能球磨法制备ZnO压敏电阻混合粉体。用XRD、SEM对其形貌和微观结构进行了表征。研究了叠烧烧结时,不同位置ZnO压敏电阻中Bi2O3的挥发情况及对其电性能的影响。结果表明:中心位置处ZnO压敏电阻的非线性系数为31,较表层提高100%;其漏电流为6.0μA,电位梯度为345V/mm。Bi2O3的挥发,呈现从中心到表层逐步加剧的趋势。     

SnO2与ZnO压敏电阻特性比较分析

采用电子扫描显微镜对SnO2压敏电阻和ZnO压敏电阻内部结构进行了综合比较,并结合离子迁移理论,利用冲击发生器和热稳定仪器进行了大量实验,结果表明:SnO2压敏电阻较ZnO压敏电阻内部相态更简单、结构更均匀,在冲击老化和工频老化中表现更好;在大电流冲击时,SnO2压敏电阻的残压远远高于ZnO压敏电阻,这一缺陷限制了其在...     

用于集成电路低压压敏陶瓷材料的研究

介绍了低压压敏陶瓷的导电机理、研究途径,实验并分析了掺入TiO2、籽晶和稳定剂Ta2O5对材料性能的影响及作用原理,做出了适合集成电路用的低压压敏陶瓷材料.     

MgO对ZnO压敏电阻电性能的影响

研究了ＭｇＯ掺杂对ＺｎＯ压敏电阻电性能的影响。结果表明，ＭｇＯ含量增加，压敏场强Ｅ１ｍａ＝Ｖ１ｍＡ／ｄ上升，通流能力增强，非线性指数α和漏电流ＩＬ变化不大。文中还对上述结果进行了理论分析。     

导纳光谱在ZnO压敏电阻材料分析中的应用

工艺因素对压敏电阻材料有着直接影响，不同的工艺条件导致材料微观结构不同，从而导致宏观电性能差别。材料微观结构不同，其导纳光谱有明显区别。导纳光谱学正是从材料的微观结构入手，通过对电子结构及运动进行分析研究，从本质上判别所用生产工艺是否合理，进而指导工艺的改进和控制。     

过压保护电路

本文讨论如何针对过压保护需求修改电路,以MAX6495-MAX6499/MAX6397/MAX6398过压保护器件为例进行说明.     

Ta2O5薄膜MOS型湿敏元件的机理研究

使用直流磁控反应溅射的工艺方法制备了Ｔａ２Ｏ５薄膜ＭＯＳ型湿敏元件，提出了元件的结构模型，并对其感湿机理进行了讨论。     

RF溅射制备Ta2O5薄膜及其电学性能的研究

高介电常数薄膜广泛应用于动态随机存储器中.本文主要采用反应溅射在Si基体上制备Ta2O5薄膜,研究了在25～100nm厚度范围内薄膜的电学性能.讨论了不同退火时间对Ta2O5薄膜结构和性能的影响,测量了退火后薄膜的漏电流,并计算出其介电常数.     

双极性集成电路的ESD保护

描述了IC的ESD保护方案.     

Ta2O5压电薄膜声表面波性能的测量

根据叉指换能器等效电路模型,用阻抗法测量了五氧化二钽(Ta_2O_5)压电薄膜的声表面波(SAW)机电耦合系数和速度,用电压法测量了频率温度系数,并对其测量误差进行了分析。     

Ta2O5膜压电效应研究

本文报道了新型Ta_2O_5压电膜的制备方法及其工艺技术。用×轴垂直取向性Ta_2O_5压电膜制作出了声表面波(SAW)延迟线及滤波器。并给出了相应的实验结果。     

MEMS工艺制备pH-ISFET/REFET功能膜研究

微电子技术的快速发展,促使硅基传感器向着集成化、微型化、可批量加工方向发展.对于pH-ISFET集成芯片而言,如何以MEMS工艺制备性能优良的pH功能膜,是其发展的关键.目的：以适合批量加工的MEMS工艺研制pH功能膜;方法：在小尺寸集成芯片的基础上,以MEMS工艺分别制备Ta2O5材料的pH敏感膜,PTFE材料的pH钝化膜;结果：在pH1～12范围内,Ta2O5膜pH-ISFET对H＋的灵敏度达56mV/pH,PTFE膜REFET对H＋的响应仅为0.13mV/pH;结论：采用MEMS工艺,可对以标准CMOS技术加工的ISFET集成芯片系统,进行后续加工,从而实现传感器芯片系统的全过程批量加工.     

亚微米集成电路的ESD保护设计

介绍了一种带ESD瞬态检测的VDD-VSS之间的电压箝位结构,归纳了在设计全芯片ESD保护结构时需要注意的关键点;提出了一种亚微米集成电路全芯片ESD保护的设计方案,从实例中验证了亚微米集成电路的全芯片ESD保护设计.     

Ta2O5Ni60激光熔覆层的耐蚀性研究

利用激光熔覆技术,在A3钢表面进行了Ni60合金添加Ta2O5的激光熔覆实验.采用静态浸泡法对相同工艺条件下获得的纯Ni60熔覆层和Ta2O5/Ni60熔覆层的耐腐蚀性进行了研究.在光学显微镜下观察样品表面腐蚀形貌,并对Ta2O5/Ni60熔覆层的腐蚀机理进行了分析.结果表明:在Ni60自熔合金粉末中加入Ta2O5,可以形成一种新的耐腐蚀体系.然而加入的Ta2O5必须有足够的量(＞7wt.%),才有提高耐蚀性的作用.随着Ta2O5的加入量的增加,试样的耐腐蚀性也增加.当Ta2O5的加入量为11wt.%时,可以使耐蚀性提高20%.     

电子束蒸发沉积Ta2O5光学薄膜的研究

通过正交实验,以Ta2O5为初始膜料,采用离子源辅助电子束蒸发技术制备了Ta2O5光学薄膜。透射光谱显示,所制备的Ta2O5光学薄膜具有较高的透射率,极值点透射率约为93%,接近K9玻璃基片的透射率。极差分析表明,基片温度和离子源氧气流量是影响薄膜透射率的两个主要因素,而沉积速率的影响很小。分析了各制备参数对Ta2O5薄膜光学性能的影响,得到了采用离子源辅助电子束蒸发制备Ta2O5光学薄膜的最佳工艺参数。