基于遗传算法的VLSI布图规划方法

提出了一种有效的基于遗传算法的VLSI布图规划方法.在染色体的表达中,对软模块不同形状和硬模块的布局方向进行了编码,并设计了有效的启发式解码方法进行解码.测试结果表明,该算法比已有算法得到了更优的结果.     

基于遗传算法的VLSI布图规划方法

提出了一种有效的基于遗传算法的VLSI布图规划方法.在染色体的表达中,对软模块不同形状和硬模块的布局方向进行了编码,并设计了有效的启发式解码方法进行解码.测试结果表明,该算法比已有算法得到了更优的结果.     

基于角模块布图表示的增量式布图规划算法

提出了一种基于CBL布图表示的新的增量式布图规划算法.该算法能很好地解决包括不可二划分结构在内的布图规划问题.针对现有增量式的一些需求,算法给出了相应的高速解决方案.在已有的初始布局的基础上,基于CBL表示方法建立水平约束和垂直约束图,利用图中关键路径和各模块之间的累加的距离松弛量进行增量式操作.对于新模块的插入,在力求面积最小,线长最短和移动模块数目最少的目标指引下能快速地找到最佳位置作为插入点,高效地完成相关操作,算法的时间复杂性仅为O(n).通过对一组来自工业界的设计实例的测试结果表明,该算法在保证芯片的面积、线长等性能不降低甚至有所改善的情况下,运行速度相当快,仅在μs量级,满足了工业界对增量式布图规划算法在速度上的首要要求,同时保证了基本性能的稳定.     

固定边框的多电压布图规划算法

多电压设计是应对SoC功耗挑战的一种有效方法,但会带来线长、面积等的开销。为减少线长、芯片的空白面积及提高速度,提出了一种改进的固定边框多电压布图方法.对基于NPE（Normalized Polish Expression）表示的布图解,采用形状曲线相加算法来计算其最优的布图实现,并通过增量计算方法来减少计算NPE及多电压分配的时间.为使所得布图解满足给定的边框约束,提出了一个考虑固定边框约束的目标函数,并采用删除后插入（Insertion after Delete,IAD）算子对SA求得布图解进行后优化.实验结果表明,和已有方法相比,所提出方法在线长和空白面积率方面有较明显优势,且所有电路在不同高宽比、不同电压岛数下均实现了极低的空白面积率（< <1%）.     

面向软模块的稳定固定边框布图规划算法

该文提出一种稳定的面向软模块的固定边框布图规划算法。该算法基于正则波兰表达式(Normalized Polish Expression, NPE)表示,提出一种基于形状曲线相加和插值技术的计算NPE最优布图的方法,并运用模拟退火(Simulation Annealing, SA)算法搜索最优解。为了求得满足固定边框的布图解,提出一种基于删除后插入(Insertion After Delete, IAD)算子的后布图优化方法。对8个GSRC和MCNC电路的实验结果表明,所提出算法在1%空白面积率的边框约束下的布图成功率接近100%,在总线长上较已有文献有较大改进,且在求解速度上较同类基于SA的算法有较大优势。     

MAX+plus中LPMⅡ宏单元的使用方法

介绍了 PL M宏单元的技术特征及几种使用方法 ,为广大读者更好地利用 LPM宏单元去设计电路。     

具有单元自动生成的多元胞布图方法

本文提出一种新的多元胞自动布图方法.主要由四个部分构成,块的生成、块内一维布局、单元生成、通道布线.其中第一部分采用了分析的方法完成各个块的生成,目标为使连线最短和块之间连线和隔块连线最少.第二部分中引入了伪单元的概念以处理含有约束的一维布局问题,解决了各个块之间的相互连线关系以及隔块连线.第三部分中的单元生成,引入了类似硅编译的一些思想,在硅编译与传统的自动布局方法之间的结合方面做一些有益的尝试.第四部分的通道布线是一个比较灵活的方法,可以解决用户提出的各种工艺上的要求的布线,提高了布图的物理性能. 整个过程用C语言编成程序并已在PCS-68000机上运行.     

MAX+plusⅡ中LPM宏单元的使用方法

介绍了PLM宏单元的技术特征及几种使用方法,为广大读者更好地利用LPM宏单元去设计电路.     

用于0.5μm 门阵列的存储器宏单元构成方法

<正> 1 前言随着微细加工技术的进展,门阵列在高性能、高集成方面向前飞速发展着。最近发表了一些可搭载门规模为100K 门以上的大规模、全面敷设型门阵(SOG)。在此状况下,我们(NTT 电子技术设计部、NTTLSI 研究所)开发了面向通信用 LSI 的0.5μm250k 门 CMOS 门阵列。本文以高速、高集成度为特点的电路、设汁布局技术为中心,阐述大规模门阵列中必需的存储宏单     

Data-Path布图系统的数据管理

Data-Path布图系统需要有效的数据管理作为支撑。该数据管理工作主要包括数据格式转换、数据结构设计和数据接口设计等方面。针对一个实际的Data-Path布图系统，设计了Verilog文件到DEF文件的转换算法，进行了相关数据接口的实现，指出了数据管理的特点与实现方法。     

无线网络规划业务密度图生成方法分析比较

对无线网络规划中生成业务密度图的四种不同方法进行了归纳总结,使用同一组基础数据生成业务密度图,分析探讨各方法步骤、原理,比较各方法在实际应用中的优缺点。本文分析结论,可做为无线网络规划工作中,选取适合业务密度图生成方法的参考。     

0-1规划的稀布同心圆阵方法研究

提出了一种基于0-1规划的稀布同心圆阵设计方法.将差分进化算法应用于0-1规划中,截取通过同心圆阵面主波束的多个切面,以切面内远场辐射方向图的副瓣电平、波束宽度和阵列单元数量为目标,降低相控阵成本.文中对一个9环和一个10环同心圆阵进行了仿真计算分析,证实了方法的有效性.使用该方法计算后,9环同心圆阵单元数量由原来的279个减少为161个,副瓣电平由原来的-17.4 dB降低为-20.8 dB,半功率波束宽度增大了0.22°.10环同心圆阵单元数量由原来的341个减少为190个,副瓣电平由原来的-17.4 dB降低为-23.9 dB,半功率波束宽度增大了0.79°.     

MAX＋plusⅡ中LPM中LPM宏单元的使用方法

介绍了LPM宏单元的技术特征及几种使用方法，为广大读者更好地利用LPM宏单元去设计电路。     

图规划在路径规划中的应用

随着科学技术的不断发展,机器人研究成为当今的热门话题,人们趋向于用机器人替代人类去完成一些危险的工作。而路径规划是机器人研究的难点之一。本文以机器人的运输问题为例,介绍了图规划的算法,以及如何利用图规划技术对路径规划问题进行求解。     

农村基站建设分级体系规划

文章以中国移动X省公司为例,对基站建设前期配套投资进行了分析,并对业务、防盗、防灾等关键因素进行综合评估,通过构建农村基站建设分级体系来指导农村网络建设,对比分析了所取得的经济效益。     

多层板系统中的预布图设计

1 前言今天,由于极度亚微米型的集成电路(IC)问世,安装的组件以数百微微秒(pico,10~(-12)秒)的前沿和后沿时间动作,采用100MHz 以上的时钟速率(Clock rate),使人     

VLSI布图中并行算法的应用

本文简述并行算法在ＶＬＳＩ自动布图中的应用，介绍了这一领域的研究现状，所采用的关键技术以及进一步的研究发展方向。     

集成电路布图设计保护条例实施细则

为了保护集成电路布图设计(以下简称布图设计)专有权，促进我国集成电路技术的进步与创新，根据《集成电路布图设计保护条例》(以下简称条例)，制定本实施细则(以下简称本细则)。