共查询到19条相似文献,搜索用时 78 毫秒
1.
2.
3.
通过对EPA通信结构和EPA通信调度策略的分析,讨论了EPA工业以太网中影响其确定性的可能因素,介绍了EPA网络中MAC介质访问层对各种传输数据的处理方法,得出了EPA工业以太网确定性的结论,为进一步设计实现EPA工业以太网提供了参考。 相似文献
4.
通过观察以太网本身,作说明为何正确设计和安装的以太网网络能做到真的确定性,并对此作译细分析。 相似文献
5.
6.
7.
8.
9.
10.
分析了面向测量和控制系统的精确时钟同步协议IEEE1588标准,研究了通过以太网实现精确时钟协议的思想、原理和算法,以及数据包时间戳的生成方式;设计了精确时钟协议的具体实现方式,使用DP83640芯片,实现了以太网硬件辅助生成时间戳,分析了系统的原理、组成和功能;最后通过以太网搭建了测试系统,对不同的网络负载情况进行了主从时钟的同步精度测试;测试结果验证了通过以太网传输和同步时钟,能够容易达到微秒级的同步精度,能够满足系统对时钟精度的应用需求,也进一步拓宽了以太网的应用范围. 相似文献
11.
12.
为了改进PTPV2时间同步网络非对称时延抖动对主从时钟同步精度的影响,设计了传输报文的非对称时延抖动修正算法。基本思路是在主从时钟交换报文信息中,找出最佳报文用于从时钟的调整。采用两级过滤先进增强时间恢复算法,即使发生网络传输阻塞,也能筛选出未受阻塞的幸运报文用于时钟偏差估计。新算法能够很容易集成到PTPV2协议中,而不会影响基本的报文信息交换。实际测试结果表明,新设计的时间恢复算法,在普通交换机网络中,可有效抑制非对称时延抖动,主从时钟同步精度也可优于100ns。 相似文献
13.
为解决工业以太网中嵌入式设备之间时钟同步能力不足的问题,提出了IEEE1588协议在嵌入式设备中的应用方案。基于STM32F207IG处理器和ucos-II操作系统软硬件平台,首先移植并修改LwIP协议使其兼容IEEE 1588协议,然后配置系统时间校准模式,将捕获的时间戳以增强型描述符的形式交于应用层进行时钟校正,采用频率漂移校正算法解决从时钟频率漂移的问题,使用秒脉冲信号测试时钟同步。实验测试表明,时钟同步精度约200 ns,满足了大部分工业以太网的需求。 相似文献
14.
15.
针对精确时钟协议(PTP)用于半实物网络仿真测试时难以实现精确系统同步的问题,研究从时钟频率漂移对PTP仿真系统同步性能的影响。建立了半实物网络环境下PTP系统模型和时钟模型,解析性推导出单向传输链路中Slaven对主时钟的时延误差估计,得出从时钟模型时延误差表达式具有一致的加权结构,且各误差项都将累积并渗透到传输线路中,影响整个网络的同步精度。基于此,设计多种半实物网络仿真场景进行验证、分析和测试。仿真结果表明:单个从时钟频率漂移对系统同步精度影响甚微,但系统内从时钟均存在漂移或主时钟存在时间抖动的情况下,造成的同步误差是单个从时钟频率漂移时的10倍,会对系统同步精度产生严重的影响,研究成果能为半实物网络测试环境时钟部署策略提供重要参考。 相似文献
16.
17.
针对时间同步过程中出现积聚性错误,导致同步精度降低的问题,通过对误差来源和透明时钟工作原理的分析,结合IEEE 1588v2时间同步协议的延时请求应答机制和对等延时机制,归纳了一整套基于透明时钟的频率补偿和误差修正方法。测试结果表明,经过频率和相位的双重调节,主从时钟的同步精度可以达到亚微秒级别,完全满足高精度同步系统的要求。 相似文献
18.
李晓维 《计算机科学技术学报》2000,15(5):0-0
Detection of path delay faults requires two-pattern tests.BIST technique provides a low-cost test solution.This paper proposes an approach to designing a cost-effective deterministic test pattern generator(IPG) for path delay testing.Given a set of pre-generated test-pattern generator(TPG) for path delay testing.Given a set of pre-generated test-pairs with pre-determined fault coverage,a deterministic TPG is synthesized to apply the given test-pair set in a limited test time.To achieve this objective,configuable linear feedback shift register(LFSR)structures are used.Techniques are developed to synthesize such a TPG.which is used to generate an unordered deterministic test-pair set.The resulting TPG is very efficient in terms of hardware size and speed performance.SImulation of academic benchmark circuits has given good results when compared to alternative solutions. 相似文献