有限域上的圆锥曲线的数乘运算

文中介绍了有限域上的圆锥曲线的点群结构及加法运算,给出了三种不同的方法计算加法,并进一步比较了他们在数乘运算中的效率。同时通过和椭圆曲线的比较,显示了圆锥曲线在点的运算方面具有明显的优势。     

基于可重构核的FPGA电路设计

电路系统的自适应性、紧凑性和低成本 ,促进了在嵌入式系统中软硬件的协同设计。在线可重构FPGA不仅可以满足这一要求 ,而且在可编程专用电路系统设计的验证及可靠性等方面有着良好的应用 ,文中介绍了可重构 FPGA的实现结构及评估方法 ,提出以线性矢量表征可重构 FPGA及其可重构核的研究模型 ,以及基于可重构核的模块化设计 ,认为面向分类的专用类可重构 FPGA应当是现阶段可重构 FPGA的研究主题。     

一种基于FPGA的ECC点乘优化设计

现场可编程门阵列（field programmable gate array,FPGA）具有丰富的计算、存储等资源,广泛应用于密码算法、实时通信等高并行、高数据吞吐量、计算复杂的领域。现有的基于FPGA实现ECC点乘的方案,存在计算架构设计并行程度低,计算所需的逻辑资源过大的问题。针对以上问题,提出了一种基于FPGA实现ECC点乘的优化设计。通过采用RAM寻址方式设计出计算架构,并构造了一个流水线状态机,利用FPGA并行计算的优势,多次并行使能调用点加、模加、模乘、模逆算法模块,实现了高效的ECC点乘操作。实验结果表明,所提出的优化设计有效地缩减了FPGA的LUT逻辑资源,并提高了ECC点乘运算的计算速度。     

基于FPGA的可重构测速模块设计

光电编码器以其高精度和高可靠性而被广泛用于各种位移、角度测量的场合。已经有很多测量的方法出现。提出一种嵌入式系统可重构系统设计的方法，把光电编码器测速检测作为模块嵌入系统中。并且基于这种方法设计了一个控制系统，充分利用了FPGA的高速可重构特性。最后给出了一些FPGA的仿真结果验证。     

基于双基表示的并列点乘算法

 双基表示是一种整数表示法,它将任意整数表示成2和3的混合幂次的和或差的形式,并列点乘是一种快速的点乘算法,应用于一些椭圆曲线密码体制中.本文在现有的双基表示算法以及并列点乘算法的基础上,提出了新的双基表示算法以及基于该双基表示算法的并列点乘算法,该算法利用了一些特殊点的快速计算公式,从而有效地提高了并列点乘算法的执行效率.实验表明,在密钥长度为160比特,[S]/ =0.8时,当 /[M]=30,新算法的效率比基于JSF表示的并列点乘算法提高了22%;当 /[M]=10,新算法比JSF表示提高了6%;当 /[M]=8,新算法比JSF表示提高了3%.     

用替换标量加速椭圆曲线点乘的研究

在优化有限域上椭圆曲线点乘的研究中,寻找标量的等价表示形式以减少点加和倍点运算的数量一直是关注的热点。因为点乘运算在一个H阶有限群中,利用有限群的性质,Q=kP=（n-k）（-P）。对于椭圆曲线,n-k和-P容易计算,于是计算点乘的标量k可以替换为n-k。因此,计算点乘时可通过选取代价更小的标量来减少计算量。理论和实验研究表明,替换标量可在微小的开销下使通常的重复倍加点算法的点加次数平均减少约5％。     

基于NTL算法库的椭圆曲线密码模逆与点乘运算

有限域上的模逆运算和椭圆曲线上的点乘运算是椭圆曲线密码体制中的关键运算。美国纽约大学Victor Shoup开发并维护的数论算法库NTL,在二进制扩展域的运算方面有较大的优势。本文详细分析了NTL在这方面的优势,并基于有限域GF(2m)实现了模逆和椭圆曲线上的点乘运算,并将编程测试结果与优秀密码算法库Crypto++5.1和近来文献发表的结果进行了比较,结果表明,使用NTL速度明显占优。     

基于星地链路的FPGA在轨可重构设计

随着信号处理算法的发展,人们对航天用现场可编程门阵列（Field Programmable Gate Array, FPGA）提出了算法可更新的需求。而传统的固定算法模式已经无法满足要求,所以星上FPGA在轨可重构设计成为了解决这一问题的关键。提出了一种基于星地链路的FPGA在轨可重构设计方案。通过星地链路上载配置数据并将其存入电可擦除只读存储器（Electrically Erasable Programmable Read Only Memory, EEPROM）内,然后利用反熔丝器件对FPGA进行大规模算法重配置操作。这项设计方案已经通过了相关验证,同时也提升了星载FPGA的灵活性。     

可重构的素域SM2算法优化方法

针对SM2算法软件效率低、硬件实现资源利用率低、可扩展性差的问题,提出了一种可重构的素域SM2算法优化方法.通过对SM2算法的深入分析,从不同计算阶段和计算特点着手,分别采用KOA快速乘法、快速模约减和Barrett算法实现推荐或任意参数的模乘运算,并优化改进基为4的扩展欧几里得算法加速模逆运算.然后,在标准射影坐标系...     

激光点云解算可配置阵列设计与实现

激光雷达通过点云解算处理获取扫描目标的三维点云图,点云解算算法复杂,SoC以其优越的处理性能为点云解算的实时处理提供了解决方案,但其应用功能设计与输入数据特性是紧耦合的,输入数据的变化将导致需重新进行FPGA设计,来应对资源消耗和布线情况的改变.为降低系统与输入数据的耦合性并提高系统可扩展性,对点云解算处理各步骤采用流...     

基于FPGA的动态可重构系统设计与实现

近年来,随着计算机技术的发展,尤其是现场可编程门阵列FPGA的出现,使实时电路重构成为研究热点.基于FPGA的重构系统具有自适应、自主修复特性,在空间应用中具有非常重要的作用.介绍FPGA可重构技术的分类以及动态可重构技术的原理,并在此基础之上选取Virtex-4系列FPGA给出一种动态重构的应用以及具体实现,即通过微处理器(ARM)结合多个FPGA,并采用一种新的边界扫描链方法对多个FPGA进行配置,从而实现局部动态可重构.这种实现方法具有较强通用性和适于模块化设计等优点.     

基于ARM＋FPGA的重构控制器设计

为满足可重配置系统的灵活性要求,介绍了一种“ARM处理器＋FPGA”结构的重构控制器的设计,提出由ARM微处理器通过模拟JTAG接口的FPGA在系统配置目标可编程器件的方法。给出系统设计的硬件结构,并详细介绍了JTAG在系统配置FPGA的时序要求,以及在此结构中如何利用IEEE JTAG 1149．1边界扫描测试技术和喵述JTAG总线标准的XSVF格式配置文件来实现对目标可编程器件进行在系统配置。     

基于FPGA的实验室可重构信号源的设计

介绍了以直接频率合成技术DDS为基础的信号发生器基本工作原理及设计过程,并以单片机和FPGA为核心实现了波形、频率、幅值均可调节的信号发生器设计。经测试验证,该信号发生器取得了理想的结果,达到了设计要求。     

基于FPGA的LED显示屏逐点检测系统的设计与实现

论述了LED显示屏逐点检测系统的工作原理,主要包括带侦测功能的LED驱动芯片的侦测原理、错误侦测数据的读取以及数据的传输.介绍了一种基于FPGA+MCU的LED显示屏逐点检测系统的实现方案,详细阐述了该系统是如何接收错误侦测数据以及把该数据存到SRAM中,再根据上位机的请求把侦测数据传送给上位机;分析了FPGA内部各功能模块和其他电路模块的作用及工作过程.     

基于FPGA的动态可重构系统实现

介绍了Xilinx公司VirtexTMFPGA芯片的配置原理,采用模块化设计实现FPGA的动态部分重构,并设计出CPU加CPLD配置FPGA的硬件方案来实现可重构系统.FPGA采用Select MAP配置方式,实现配置逻辑的快速重构和动态部分重构.同时给出了可重构系统配置的软件流程,并计算出相应的重构时间.     

基于ARM+FPGA的可重构控制器设计及其在加载系统中的应用

文章提出了一种基于ARM＋FPGA结构的可重构控制器的设计方法．并采用此方法开发了用于加载系统的2通道电液伺服控制器。该控制器利用ARM资源丰富、运行速度快、计算精度高、编程灵活的特点．以及FPCA极其灵活的大规模高速逻辑运算处理能力和I／O资源丰富的特点，并以恰当的方式将两者结合起来．实现了控制算法的硬件化，实时性好，满足高性能、高可靠性的要求。     

基于并行流水线结构的可重配FIR滤波器的FPGA实现

数字信号处理,常常是计算密集和高性能需求的。FIR滤波器由于其稳定和简单,在数字信号处理中常被采用。随着实时性和低成本要求的提高,对FIR滤波器的要求也越来越高。单一的流水结构和并行FIR结构都不能很好地满足实现性要求。因此,在这里提出一种用于FPGA实现的并行流水结构的FIR滤波器的实现方案。     

标量乘法的FPGA实现

从实际应用出发,研究了椭圆曲线标量乘法算法的FPGA的实现。采用P1363推荐的GF(2163)上的Koblitz曲线,首先设计了一个精简指令集的微处理器IP核,利用此指令集编程实现标量乘法,最终实现的标量乘法需要8 830个ALUT和5 575个register,运行一次标量乘法的时间为184.52μs。与其他文献的标量乘法运算的硬件实现相比,实现的标量乘法运算在资源速度综合方面具有较大的优势。     

基于JTAG边界扫描方式的重构控制器的设计

为充分利用硬件资源,满足不同的应用需求,本文提出了一种基于JTAG边界扫描模式配置的重构控制器,详细介绍控制器的硬件实现以及配置流程,该控制器通过模拟JTAG接口时序及TAP状态机的功能,实现在系统配置目标可编程器件。