基于单片机和FGA的直接频率数字合成器设计

采用单片机控制FPGA产生DDs信号输出频率范围为20Hz～20KHz,幅度为0．3V-5V,两路正交信号能够实现0°～359°的相位差,并通过MAX＋plusll软件进行仿真验证。     

一种高效实用的直接数字频率合成器的设计和实现

在介绍DDS原理和特点的基础上，充分利用正弦函数的对称性，给出了DDS的一种实现方案，详细阐述了用FPGA实现该方案的方法，文章的最后给出了仿真结果。     

基于FPGA的直接数字频率合成器的设计和实现

介绍了利用Altera的FPGA器件（ACEX EP1K50）实现直接数字频率合成器的工作原理、设计思路、电路结构和改进优化方法。     

直接数字频率合成器的教学实验

本文介绍一个电子系统设计实验-直接数字频率合成（DDS）信号源的设计与实现。该信号源可输出一定频率范围的正弦波、方波和三角波信号，输出频率可通过键盘进行预置，输出信号的类型和频率由LED数码管显示。实验采用单片机完成波形的相位、幅度值计算，波形数据存储在RAM中；用CPLD进行相位累加，并提供与单片机和数码管、RAM及内部累加器的接口和控制，由RAM读出的波形数据通过DAC芯片转换为模拟量，最后经一个模拟滤波器，对输出波形进行平滑。     

基于CPLD直接数字频率合成器的设计与仿真

介绍了直接数字频率合成器的工作原理,并利用Altera公司的FLEX10k复杂可编程逻辑器件(CPLD)给出了实现方法和仿真结果。     

基于直接数字频率合成技术的信号发生器

本文利用直接数字频率合成技术,以单片机PIC16F818作为控制中心,选用AD9850作为信号发生器,可编程产生0Hz-400MHz间任意频率信号,并以产生频率为100kHz的正弦信号为实例。采用直接数字频率合成技术产生的信号频率稳定,分辨率高且操作方便,在工程应用中前景非常广泛。     

一种多通道直接数字频率合成器的设计

基于直接数字频率合成(DDS)的原理,设计实现了四通道的直接数字频率合成器。其内部集成四路DAC,最高工作频率达到500 MHz。分析实现相位幅度转换的CORDIC算法原理并进行算法改进,降低了整体电路的功耗。     

高性能数字频率合成器的设计与实现

通过对直接数字频率合成技术的研究,采用单片机AT89S51控制DDS芯片AD9854设计出一种高性能直接数字频率合成器。该数字频率合成器采用并行通信的方式传输控制字,通过改变控制字来改变输出频率,得到所需频率的正弦波。软件上采用菜单式、全部键盘控制方式。用4×4矩阵键盘控制,进行功能选择以及设置频率、幅度和相位控制字。界面显示用带中文字库的液晶TS-12864显示,实现了良好的人机交互,系统操作使用方便。用单片机控制DDS数字芯片实现的数字频率合成器,有着比模拟频率合成器更好的抗干扰性、频率分辨率和频谱纯度,同时有着更小的体积。系统经测试得到所需频率的正弦波,数字频率合成器设计成功。     

直接数字频率合成器在FM调制中的应用

直接数字频率合成(DDS)是一种新的频率合成技术,可以实现多种调制方式。文章首先介绍了用DDS实现FM调制的基本原理,然后在通用的硬件平台基础上,给出了一种基于DSP和DDS实现FM调制的具体方法。     

一种基于单片机的数字频率计的实现

设计一种以单片机AT89C51为核心的数字频率计,介绍了单片机、数字译码和显示单元的组成及工作原理。测量时,将被测输入信号送给单片机,通过程序控制计数,结果送译码器74LS145与移位寄存器74LS164,驱动LED数码管显示频率值。通过测量结果对比,分析了测量误差的来源,提出了减小误差应采取的措施。频率计具有电路结构简单、成本低、测量方便、精度较高等特点,适合测量低频信号。     

一种基于最佳平方逼近算法的数字频率综合器

提出一种基于最佳平方逼近算法的数字频率综合器的设计方法,同时采用非均匀分段纠正误差方式对输出正余弦波形进行优化。通过MATLAB系统仿真分析结果表明,采用这种新方法设计的数字频率综合器性能具有精度高、误差小和结构简单的优点,最差情况下的无杂散动态范围(SFDR)小于-80dBc。     

一种基于非均匀分段线性插值的直接数字频率合成器

提出了一种基于非均匀分段线性插值的直接数字频率合成器（DDFS）的设计方法．在所设计的DDFS的相位幅度转换模块中．通过对正弦函数的0到π/2段进行非均匀分段,然后在每一段中采用线性插值近似实现．采用此方法。在八分段、十四分段情况下DDFS的无杂散动态范围（SFDR）值分别达到64．7dB、73．3dB。     

直接数字式频率合成器的原理与设计

本文介绍了直接数字式频率合成器(DDFS)的一般原理,提出了一个改进方案,并用改进方案设计了一个频率范围为0.01Hz～30kHz,频率间隔为0.01Hz,具有晶体振荡器频率标准稳定度的正弦/余弦信号发生器。     

串行数字锁相频率合成器的设计

介绍了一种利用AT89S52单片机控制数字锁相环LMX2316的低相位噪声频率合成器,分析了环路的带内相位噪声以及环路的锁定时间与环路带宽的关系,讨论了环路滤波器的设计,最后得到了与分析相符合的结果。     

直接数字频率合成的DSP实现

介绍了一种实现直接数字频率合成的数字信号处理方法，其基本思想基于脉冲响应为正弦波的二阶ⅡＲ谐振器，采用这种方法可以产生出比常规的基于正弦查表的ＤＤＦＳ实现方法多的频率种为 频率谱纯度高，硬件设计，小型，可靠等优点。     

基于单片机控制的频率特征测试仪设计

通用的模拟式频率特性测试仪在使用中存在两个问题,一是不能直接得到相频特征,二是不能保存频率特征图。在微处理器控制下,单片机AT89C51与DDS频率合成器构成的频率特性测试仪,他与PC机通过RS 232C口连接。根据这一原理构成的数字式频率特征测试仪,实现了被测网络的频率特性的测试及图形的显示。实验证明,这种单片机控制的数字频率特征测试仪系统体积小、系统稳定、使用简单。     

一种用于铷频标的紧凑型直接数字频率合成器

研发了高精度铷频标芯片SoC实现中应用的一种紧凑型直接数字频率合成器(DDFS).为了减小芯片面积和降低功耗,采用正弦对称技术、modified Sunderland技术、正弦相位差技术、四线逼近技术以及量化和误差ROM技术对相位转正弦的映射数据进行了压缩.利用这些技术,ROM尺寸压缩了98%.采用标准0.35μm CMOS工艺,一个具有32位相位存储深度和10位DAC的紧凑型DDFS流片成功,其核心面积为1.6mm2.在3.3V电源下,该芯片的功耗为167mW,无杂散动态范围(SFDR)为61dB.     

一种用于铷频标的紧凑型直接数字频率合成器

研发了高精度铷频标芯片SoC实现中应用的一种紧凑型直接数字频率合成器（DDFS) . 为了减小芯片面积和降低功耗,采用正弦对称技术、modified Sunderland 技术、正弦相位差技术、四线逼近技术以及量化和误差ROM技术对相位转正弦的映射数据进行了压缩. 利用这些技术,ROM尺寸压缩了98%. 采用标准0.35μm CMOS工艺,一个具有32位相位存储深度和10位DAC的紧凑型DDFS流片成功,其核心面积为1.6mm2. 在3.3V电源下,该芯片的功耗为167mW, 无杂散动态范围（SFDR）为61dB.