共查询到20条相似文献,搜索用时 31 毫秒
2.
采用0.18μm混合信号1P6M CMOS工艺,介绍了一种高精度流水线模数转换器的全定制版图设计。该芯片为数模混合信号IC,工作电压1.8 V/3.3 V,具有12位的采样精度和25 MHz的工作频率。版图设计过程中使用了合适的版图布局和电源、地线网络结构,重点介绍了采样保持模块设计上的一些结构和技巧。芯片测试结果表明芯片功能全部实现、性能良好,版图设计较好地实现了电路功能。 相似文献
3.
4.
5.
介绍了数模混合高速集成电路(IC)封装的特性以及该类封装协同设计的一般分析方法.合理有效的基板设计是实现可靠封装的重要保障,基于物理互连设计与电设计协同开展的思路,采用Cadence APD工具以及三维电磁场仿真工具实现了特定数模混合高速集成电路(一款探测器读出电路)的封装设计与仿真论证,芯片封装后组装测试,探测器系统性能良好,封装设计达到预期目标.封装电仿真主要包含:封装信号传输通道S参数提取、电源/地网络评估,探测器读出芯片封装体互连通道设计能满足信号带宽为350 MHz(或者信号上升时间大于1 ns)的高速信号的传输.封装基板布线设计与基板电设计协同分析是提高数模混合高速集成电路封装设计效率的有效途径. 相似文献
6.
7.
8.
在高频电流设计(包括PCB、HIC版图设计)过程中如何处理好电磁兼容性问题,是一个不可回避的重要课题。本文就这个问题,对高频数字电路、高频电路及数模混合电路的设计在布局布线、滤波、屏蔽及接地等几个方面进行了初步的探讨。 相似文献
9.
澜起科技董事长兼CEO杨崇和由于在数模混合IC设计及其产业化方面的杰出成就而当选2010年度美国电气与电子工程师学会(IEEE)Fellow。也在2009年,中星微电子有限公司董事长邓中翰成为了中国工程院最年轻的院士。 相似文献
10.
11.
12.
炬力集成电路设计公司 《世界电子元器件》2007,(2):44-44
炬力集成电路设计有限公司是一家具有十余年IC设计开发经验的专业团队共同创立的IC设计公司,成立于2001年1月。炬力集成在高性能、低成本的CMOS数模混合SoC设计和量产技术,多电压、低噪音/低功耗性能便携式产品SoC设计技术方面具有国际先进水平,同时拥有MCU、DSP、USB、CODEC、PLL等多项关键IP成果。 相似文献
13.
14.
15.
16.
在降低成本的同时又能提高效率一直是各芯片厂商及其客户所关注的话题,具体落实到数据传输领域,即怎样用最少的钱让点对点,或者长距离的数据对流速度最快?光纤传输固然可以使问题一了百了,但是相对铜线,它价格过于高昂。致力于数模混合IC和模拟IC研究与开发工作的硅谷数模(Analogix)半导体公 相似文献
17.
18.
针对基于数字微镜阵列(DMD)的数字无掩模光刻系统,提出了一种新型IC版图数据接口转化算法,建立了版图数据到曝光数据的转化接口.该接口根据数字光刻系统的需求,以IC版图中工艺层为单位,在保证曝光精度的前提下,可以自动将高精度的IC版图数据转化为与DMD同像素结构的灰度数据.接口兼容GDSⅡ和CIF两种工业标准的IC版图数据,接口算法可以处理这两种IC版图数据中出现的所有基本图素.同时,利用矢量几何计算的方法,成功地解决了自交、重叠等特殊图素或以特殊方式组合图形的转换问题.实验证明,本接口算法具有低复杂度、高精度、高效率的特点,可以作为数字无掩模光刻系统有效的IC版图数据处理通道,对大规模集成电路的制作具有现实意义. 相似文献
19.
20.
《电子与封装》2016,(9)
SKILL语言是IC设计业界采用的主要软件Cadence EDA提供的编程开发语言,用户可以基于SKILL语言对EDA设计环境进行定制设计或拓展。参数化单元(Parameter Cell,PCELL)可以根据设计规则(Design Rule)通过器件的W、L等参数实现对器件版图层次(Layer)的控制。另一方面抗辐射器件版图的特殊设计形式对版图设计工作提出了新的要求。阐述了通过SKILL语言实现的一款参数化抗辐射器件版图的设计理念和方法,并且在Cadence Design Framework(DFII)中编译调试和优化,实现了该版图的结构,较大幅度地提高了版图设计工作的效率。 相似文献