网络并行计算系统的消息存储器网络接口设计

文中通过定性分析典型并行应用程序,提出产蒙义了消息传递无关因子Ｒ,即堆中的数据的传递在整个消息传递中所占比例,而且后在一个实际的ＮＰＣ环境中对一组典型并行应用程序进行踪迹统计,证实了Ｒ接近１的分析,根据这个定性分析以及定量统计结构,结合存储器技术的进展,在ＮＰＣ中的网络接口上引入了消息存储器,使得ＮＰＣ中各个结点可以直接访问其它结点的消息存储器,通过竣是出结论,在设置了消息存储器的网络接口的ＮＰＣ     

并行计算模型在异构计算环境中的研究

近年来异构并行计算在高性能科学计算和通用应用领域受到广泛研究。本文结合多种代表性并行计算模型，给出异构环境中的HBSP模型和程序开销计算方法。采用基于消息长度的线性模型使通信开销的计算更精确，解除原有BSP模型对h-rela-tion的限制，使程序和算法在异构环境中的设计更加灵活。当构成BSP计算机的各处理机速度相同且原有BSP算法达到最优（即各处理机上所分配的计算量与通信量完全均衡）时，HBSP模型等同于原有模型。     

ISDN E1多媒体网卡的设计与关键问题的解决

ISDNE1多媒体网卡是为了满足多媒体通讯需要而设计的基于ISDNE1速率接口和即插即用的高速PCI总线的网络接口设备。讨论了网卡软硬件设计过程中的背景技术和基本问题,并给出了ISDNE1网卡完整的设计和实现方案。     

CPCI总线在某数据处理机中的应用

该数据处理机系统底板总线采用CPCI总线,并通过PCI-to-PCI桥进行总线扩展,为了解决PCI透明桥和非透明桥在该系统使用中存在的配置、通信及切换问题,本文从软件方面论述了透明桥和非透明桥机制,CPCI总线主控设备透明桥的配置过程,CPCI总线从设备非透明桥的配置过程,设备间基于CPCI总线的通信方法,互为备份设备间的故障监控,CPCI总线主控设备的故障切换方法以及CPCI总线从设备的故障切换方法。该方案简单易行,已在该数据处理机中实施,对以后的其他系统设计具有一定的参考价值。     

浅谈互连网络的通信与wormhole寻径

并行处理机MPP由于其良好的可扩展性和联高性能价格比,已成为实现超高性能计算的重要支持工具。MPP系统性能的发挥极大程度上依赖于互连网络的通信性能,对于并行计算来说,寻径技术是至关重要的。互连网络中采用的寻径算法决定了消息在网络中如何选取路径,其性能对网络效率的发挥起着重要作用。该文以多机系统中的各种消息寻径方式概述为背景,着重讨论wormhole消息寻径方式。     

基于SPI总线的医疗仪器网络接口设计

本文给出了一种基于SPI总线的医疗仪器网络接口的设计方法.网络接口由PIC单片机和W5100网络芯片等组成.单片机为网络接口的控制核心,通过SPI总线接口W5100,W5100通过RJ-45接入网络,从而实现医疗仪器与网络的信息交换与控制;实验结果表明基于SPI总线和W5100的医疗仪器网络接口的硬件结构简单、性能稳定、兼容性强.     

基于平衡划分的并行集合交算法

对集合交运算,基于划分点定位算法提出并分析了一种新的并行算法INTERSECT-DL.在INTERSECT-DL算法中,数据被平衡地划分,分配给所有处理机,所以各处理机的工作负载相同.给出了在网络并行计算环境下的实验结果,并与INTERSECT-S、INTERSECT-NS算法进行了对比.理论分析和实验的结果都表明INTERSECT-DL算法具有很高的并行效率和扩展性.     

基于平衡划分的并行投影算法

基于DL算法,提出并分析了平衡划分并行投影算法PROJECT-DL。在PROJECT-DL算法中,数据被平均划分并分配给所有处理机,因而每个处理机具有相同的工作负载。给出了网络并行计算环境下的实验结果,并与PROJECT-S、PROJECT-NS算法进行了对比。理论分析和实验结果表明,PROJECT-DL算法是一种高并行效率、高扩展性的并行投影算法。     

计算机网络结点设计探讨

本文讨论计算机网络结点设计问题。着重分析网络结点功能和构成。网络结点功能应包括:源点/终点功能、存贮转发功能、和全网功能。网络结点在构成上应包括:结点处理机、存贮器、接口硬件、以及软件系统。此外,还对最佳报文分组长度、接口缓冲器、结点处理机能力,以及存贮器速度与容量等作了定量分析。     

DEC为Strong ARM芯片组构造PCI大道

DEC半导体公司将以一组核心逻辑芯片增强其Strong ARM芯片组,以支持范围更广的嵌入设备和以网络为中心的应用。 21285是该公司第一批支持PCI总线并配合Strong ARM 110处理器工作的芯片,目前的StrongARM芯片组只支持VLBus总线。该芯片组在存储器接口和主CPU之间提供一个PCI桥,21285能分担StrongARM芯片组的I╱O     

基于WLAN的家用安全监控系统的硬件设计

针对目前视频监控系统以基于有线网络、非民用场合应用为主的现状,提出一种基于无线局域网络(WLAN)的家用安全视频监控系统的硬件设计方案。其中嵌入式网络视频服务器采用具有双核处理器结构的OMAP5910作为主控芯片,视频信号的采集采用CMOS摄像头OV9650,WLAN传输功能由无线网卡模块TNET1100B来实现。方案不仅可以面向家庭安全监控,对其他领域的安全视频监控同样具有参考和借鉴意义。     

网络处理器体系结构的比较与分析

网络处理器作为路由器设计的关键部分，不仅具有ASIC的功能，同时有着通用CPU的编程能力，在速度与可编程方面均有着优良的性能。该文主要阐述IBM NP4GS3与Intel IXP 1200两款网络处理器的体系结构，并对网络处理器的总线设计、微引擎机制、存储器设计等关键部分加以比较分析，为设计网络处理器提供参考。     

Design of a multitask neurovision processor

The architecture of a biologically motivated visual-information processor that can perform a variety of tasks associated with the early stages of machine vision is described. The computational operations performed by the processor emulate the spatiotemporal information-processing capabilities of certain neural-activity fields found along the human visual pathway. The state-space model of the neurovision processor is a two-dimensional nural network of densely interconnected nonlinear processing elements PE's. An individual PE represents the dynamic activity exhibited by a spatially localized population of excitatory and inhibitory nerve cells. Each PE may receive inputs from an external signal space as well as from the neighboring PE's within the network. The information embedded within the signal space is extracted by the feedforward subnet. The feedback subnet of the neurovision processor generates useful steady-state and temporal-response characteristics that can be used for spatiotemporal filtering, short-term visual memory, spatiotemporal stabilization, competitive feedback interaction, and content-addressable memory. To illustrate the versatility of the multitask processor design for machine-vision applications, a computer simulation of a simplified vision system for filtering, storing, and classifying noisy gray-level images in presented.     

系统域网络适配器设计

作为系统域网络接入设备,适配器的功能和性能对整个机群系统的性能有着至关重要的影响．鉴于嵌入式技术的发展,提出了基于Intel IOP310I／O处理器的曙光4000A超级计算机DCNet系统域网络适配器设计．适配器在原嵌入式系统基础上将本地内存总线扩展为用于网络互连的局部总线,并基于该总线设计实现了网络接口部件．DCNet适配器不但实现了与Myrinet,SCI和QsNet适配器相近的性能,而且证明了基于嵌入式系统和内存总线扩展网络接口方法实现高性能适配器是有效可行的．     

网络处理器简介及其微引擎设计

网络规模的膨胀型增长、用户对宽带需求的急速增加、各种新业务的层出不穷和智能化管理、应用可升级的技术需求催生了网络处理器，形成了以网络处理器为核心的新一代网络设备体系结构。该文简要介绍了网络处理器的定义、结构及其特点，分析了网络处理器设计与通用处理器的主要不同点，着重阐述了网络处理器的核心部分——微引擎的结构和设计重点。     

一种基于网络处理器的入侵检测系统

针对目前入侵检测系统的处理速率远远不能满足网络的高速发展，通过对现有IDS的体系结构和算法进行重新设计，提出了一种新的网络入侵检测体系结构。新的体系结构采用网络处理器在网络底层实现数据的采集与分析，提高了IDS的运行速度和效率，能较好地适应高速网络环境下的入侵检测。     

一种基于ARM的视频监控系统的硬件设计

嵌入式Web技术对降低监控系统成本,提高系统可靠性有着卓越贡献,因此基于ARM的视频监控系统将成为新的研究热点。本文提出一种基于嵌入式Web技术的视频监控系统硬件设计方案,使用户不受时空限制,通过Internet利用Web浏览器实现对远程摄像头设备的在线访问、监控等操作。其中嵌入式网络视频服务器采用AT91SAM7X256作为主控芯片,视频图像信号的采集通过OV7640构成的串口摄像头获取,网络传输由RTL8021BL网卡模块实现。实际运行效果表明该硬件系统具有良好实时性和稳定性,具有实际应用与推广价值。     

基于SystemC的网络处理器体系结构建模方法

随着各种新的网络业务不断出现,网络处理器得到了日益广泛的应用。文章采用基于SystemC的系统设计方法,构建一个用于网络处理器体系结构建模的平台。这个平台由一个可扩展的异构资源库和一个体系结构构造器组成。设计者只需提交配置信息表,体系结构构造器就能自动生成模型实例,得到的模型可以方便地进行细化和性能评价。这种方法能够便捷地完成各种网络处理器的体系结构建模,便于网络处理器的优化设计。     

The Design and Performance Evaluation of the DI-Multicomputer

In this paper, we propose a new multicomputer node architecture, theDI-multicomputerwhich uses packet routing on a uniform point-to-point interconnect for both local memory access and internode communication. This is achieved by integrating a router into each processor chip and eliminating the memory bus interface. Since communication resources such as pins and wires are allocated dynamically via packet routing, the DI-multicomputer is able to maximize the available communication resources, providing much higher performance for both intranode and internode communication. Multi-packet handling mechanisms are used to implement a high performance memory interface based on packet routing. The DI-multicomputer network interface provides efficient communication for both short and long messages, decoupling the processor from the transmission overhead for long messages while achieving minimum latency for short messages. Trace-driven simulations based on a suite of message passing applications show that the communication mechanisms of the DI-multicomputer can achieve up to four times speedup when compared to existing architectures.