一种0.6 V CMOS基准电压源的设计

基于低压技术,利用亚阈值区MOS管代替寄生BJT管,设计了一种工作在低电源电压下的基准电压源,并对基准电压进行了温度补偿。采用TSMC 0.18 μm CMOS工艺对电路进行了设计和仿真。仿真结果显示:电路正常工作的最低电源电压为0.6 V,当电源在0.6~2.0 V范围内变化,基准输出电压仅变化了1.75 mV;在0.6 V电源电压下,－20 ℃~125 ℃温度范围内,温度系数为2.8×10－5/℃,电源抑制比为52.47 dB@10 kHz,整个电路的功耗仅为12 μW。     

一种10-ppm/℃低压CMOS带隙电压基准源设计

在对传统CMOS带隙电压基准源电路分析和总结的基础上，综合一级温度补偿、电流反馈和电阻二次分压技术，提出了一种10-ppm/℃低压CMOS带隙电压基准源。采用差分放大器作为基准源的负反馈运放，简化了电路的设计，放大器的输出用于产生自身的电流源偏置，提高了电源抑制比(PSRR)。整个电路采用TSMC 0.35μm CMOS工艺实现，采用Hspice进行仿真，仿真结果证明了基准源具有低温度系数和高电源抑制比。     

一种低压CMOS LDO稳压电源电路

提出了一种低压CMOS LDO稳压电源电路。与常规CMOS LDO稳压电源电路相比,该电路有两个主要特点:引入了低压带隙基准电路;将带隙基准电路置于串联稳压管后端。通过上述设计,提出的稳压电源电路能在输出电压较低的情况下提供较稳定的输出,同时也能提供稳定的偏置电压及具有较高PSRR的基准输出。对电路进行了仿真,并给出了仿真结果。     

一种带软启动电路的带隙基准电压源的实现

文章提出了一种带软启动电路的带隙基准电压源电路，设计基于0．5μm 2P3M BiCMOS Process．并使用了低压共源共栅电流镜结构减少了对电源电压的依赖，消除了精度与余度之间的矛盾，同时还增加了软启动电路．从而减少了基准电路在启动时的电流，保护了电路的正常启动工作。并用HL50S—S3．1S．lib库文件对HSPICE进行了仿真，其电源抑制比PSRR大约为-78．9dB。     

一种低压CMOS带隙电压基准源

设计了一种与标准CMOS工艺兼容的低压带隙电压基准源,该电路应用二阶曲率补偿,以及两级运算放大器,采用0.8μm BSIM3v3 CMOS工艺,其中,Vthn=0.85 V,Vthp=-0.95 V。用Cadence Spectre软件仿真得出:最小电源电压1.8 V,输出电压590 mV,在0~100℃范围内,温度系数(TC)可达15 ppm/℃,在27℃时输出电压变化率为±2.95 mV/V。     

一种基于斩波调制的低压高精度CMOS带隙基准源

实现了一种适用于SOC的低压高精度带隙基准电压源设计。利用斩波调制技术有效地减小了带隙基准源中运放的失调电压所引起的误差,从而提高了基准源的精度。考虑负载电流镜和差分输入对各2%的失配时,该基准源的输出电压波动峰峰值为0.31 mV。与传统带隙基准源相比,相对精度提高了86倍。在室温下,斩波频率为100 kH z时,基准源提供0.768 V的输出电压。当电源电压在0.8 V到1.6 V变化时,该基准源输出电压波动小于0.05 mV;当温度在0°C到80°C变化时,其温度系数小于12 ppm/°C。该基准源的最大功耗小于7.2μW,采用0.25μm 2P 5M CM O S工艺实现的版图面积为0.3 mm×0.4 mm。     

一种新型的电流模式曲率补偿带隙基准源

提出了一种新型的低压带隙基准源,与传统的带隙基准不同,该电路引入了第三个电流,以消除双极型晶体管射基电压的温度非线性项,从而实现曲率补偿。采用0．18μmCMOS工艺进行设计验证,HSpice仿真结果表明,室温下的输出电压为623mV,-55～＋125℃范围内的温度系数为4．2ppm／℃,1．0～2．1V之间的电源调整率为0．9mV／V。     

一种10-ppm/~oC低压CMOS带隙电压基准源设计

在对传统CMOS带隙电压基准源电路分析和总结的基础上,综合一级温度补偿、电流反馈和电阻二次分压技术,提出了一种10-ppm/oC低压CMOS带隙电压基准源。采用差分放大器作为基准源的负反馈运放,简化了电路的设计,放大器的输出用于产生自身的电流源偏置,提高了电源抑制比(PSRR)。整个电路采用TSMC 0.35mm CMOS工艺实现,采用Hspice进行仿真,仿真结果证明了基准源具有低温度系数和高电源抑制比。     

一种自偏置低压共源共栅带隙基准电路设计

随着CMOS工艺的发展,器件尺寸逐渐缩小,短沟道效应的影响日益突出。共源共栅电流源可以很好地抑制小尺寸效应,但其消耗的电压余度较大,偏置电路设计繁琐。因此介绍了一种采用自偏置低压共源共栅电流源的带隙基准电路结构,用两个电阻代替了偏置电路。仿真结果显示,该带隙基准电路的最低电源电压约为2.98V,相对于普通的共源共栅结构,降低了2个MOSFET阈值电压;工作在最低电源电压下,功耗约为270μW,相对于带偏置电路的结构,降低约75μW。仿真结果证明,该电路能够简化共源共栅电路的设计和调试,并减少低压共源共栅电路的功耗。     

一种0.18 μm CMOS 1.0V高精度电压基准源

在此基于SMIC 0.18μm CMOS工艺,设计一种高精度低温漂的低压基准电压源。该基准源的供电电源电压为1.8 V,输出电压为1.0 V,电路的总电流小于5μA。在-40~80℃范围内的温度系数为5.7 ppm/℃。当频率在100 k Hz以内时,电源抑制比始终保持在-75 d B以下。该基准电压源具有低功耗、低温度系数、高电源抑制的特性,能够很好地应用于低压供电的集成电路设计中。     

一种低温漂输出可调带隙基准电压源的设计

带隙基准电压源是利用PN结电压的负温度系数和不同电流密度下两个PN结电压差的正温度系数电压相互补偿,而使输出电压达到很低的温度漂移。带隙电压基准具有低温度系数、高电源抑制比、低基准电压以及长期稳定性等优点。根据带隙基准电压源理论,在传统CMOS带隙电压源电路结构的基础上,采用一级温度补偿、电流反馈等技术,设计出了一种高精度、输出可调的带隙电压基准源。该电路具有精度高,输出电压可调,稳定性好,易于实现的特点。     

改进型带隙基准电压源设计

传统带隙基准源结构能输出比较精确的电压,但其电源电压较高,要在较低的电源电压下得到更低电压的基准电压,就必须对基准源路结构进行改进和提高.本文提出了一种改进型的带隙基准电压源设计,可以输出较低的基准电压,基本能够满足复杂苛刻的工业生产环境的需求.     

一款高精度低电流的两级高电压电源调整电路

提出了一种改进的高输入电压调整电路结构,该电路结构在TSMC 0.25 μm BCD工艺平台进行验证.电路包括两个参考电压模块、两级调整电路和一个关断信号产生模块.介绍了初级电压调整和精确电压调整电路,可以产生稳定精确的输出电压,同时也提高了低输入电源电压时的输出电流能力.通过两级电源调整电路可以实现软启动功能,减小启动浪涌电压,提高启动性能.此外,关断模块产生可以可靠关闭高压模块和低压模块的两种控制信号,使得在待机模式下高压直流转换系统仅消耗极低的待机电流.该电路结构的输入电压可以在2.5～45 V宽幅范围内变化.在待机模式下,高压直流转换系统的待机电流最低仅300 nA,电源调整电路可以输出最高60 mA的负载电流.     

一种二阶曲率补偿带隙基准电压源

利用CMOS工艺中Poly电阻和N-well电阻温度系数的不同,设计了一种输出可调的二阶曲率补偿带隙基准电压源.采用Chartered 0.35μm CMOS工艺模型,使用Cadence工具对电路进行了仿真,结果表明电路在电源电压为1.8V时可正常工作,当其在1.8～3V范围内变化时,基准电压变化仅有3.8mV;工作电压为2V时,输出基准电压在-40°C到80°C的温度范围内温度系数为1.6ppm/°C,工作电流为24μA,低频下的电源抑制比为-47dB.该带隙基准电压源的设计可以满足低温漂、高稳定性、低电源电压以及低功耗的要求.     

一种高精度低电源电压带隙基准源的设计

设计了一种可在低电源电压下工作,具有较高电源电压抑制比、低温度系数和低功耗的带隙基准电压源。电路基于对具有正负温度系数的两路电流加权求和的原理,对传统电路做出了改进。采用UMC 0.25 μmCMOS工艺模型,使用Hspice进行模拟,设计的基准源输出电压为900 mV,电源电压可降低到1.1 V,温度系数为8.1×10^-6/℃。     

CMOS音频功率放大器的旁路电压控制电路

基于CSMC0．5umCMOS工艺设计一种带滞回功能的高稳定性电压控制电路,利用迟滞比较器对旁路电压和基准电压进行比较并控制电容的充放电,提高了电压的稳定性。Cadence Spectre仿真结果表明,该电路产生的电压稳定性高,功耗低,且其滞回功能能有效抑制噪声。与普通的旁路电压控制电路相比,具有更高的稳定性和抗噪声能力,可广泛用于各种功率放大器内部。     

A CMOS Voltage to Current Converter for Low Voltage Applications

This correspondence introduces two circuit ideas which are applied to the design of a voltage to current converter circuit for application in analog CMOS circuits. The ideas are aimed at achieving an output current which is set by a precision reference voltage and achieving a high output impedance without the use of a cascode connection. The resulting circuit achieves a fast settling time and requires a minimum bias headroom voltage, making it suitable for use in low voltage battery-powered designs.     

一种低电源电压带隙基准的设计

设计了一种可以工作在1V电源电压下的CMOS带隙基准。普通的带隙基准是通过VBE(双极型晶体管的基极-发射极电压)和kVT(VT=k·T/q)的和来实现输出基准电平,由于器件本身的特性而决定了其输出电平一般在1.25V左右。本文的带隙基准通过两个分别正比于VBE和kVT和的电流的叠加来实现低电平输出。使用SMIC0.35um模型仿真,得该电路的输出电平为506mV。     

一种低电压低功耗带隙基准电压源的设计

在分析典型带隙基准电压源的基础上,设计了一种低电压、低功耗的带隙基准电压源,采用二次分压技术降低了输出电压;采用亚阈值技术降低了电路的电源电压,进而降低了电路的功耗,通过PSpice的仿真证明该电压源具有较低的输出电压、较低的功耗和较低的温度系数.