基于FPGA的信道化监测接收机实现

数字信道化接收机具有全概率、实时接收的特点,已经广泛应用于电子战、软件无线电等领域。为解决无线电信号搜索系统中处理速度与高分辨率之间的矛盾,在讨论了信道化原理的基础上利用Verilog HDL语言在Xilinx-V5系列开发板上实现了一个8信道的用于监测频谱的信道化接收机,采用自上而下的模块化设计方法重点介绍了信道化处理部分的实现。实现结果表明中频输入信号能在对应的信道得到正确输出,分辨率提高了8倍。具有一定的工程实用价值。     

信道化发射机的FPGA实现

本文首先建立了信道化发射机的数学模型,结合多速率信号处理技术对该模型进行了算法优化,推证和仿真了基于多相滤波结构的信道化发射机。在此基础上用Xilinx公司的Virtex-4系列FPGA实现了该发射信号产生模块的设计。设计中充分有效地利用了FPGA中的硬件资源,与传统的方法相比,结果表明该方法能以较低的运算复杂度更好地实现信号的实时处理。     

基于FPGA的信道化接收机

针对宽带阵列侦收系统,设计一种基于FPGA的信道化接收机实现方案,并对各模块具体的实现进行了分析、设计,特别是基于FPGA的信道化模块.整个系统具有子信道频带窄、利于对信号进行精细化处理、功耗低、体积小、成本低、操作灵活以及易于扩展等特点.硬件系统测试结果验证了系统设计的有效性和可行性.     

一种基于FPGA的数字信道化工程实现

传统的数字信道化在信道划分时存在盲区,落入盲区信号的检测概率会随之降低,同时还有可能产生虚假信号。在现有的宽带数字信道化接收机结构的成熟理论基础上,设计一种50%重叠的滤波器组,同时将过采样率提高一倍,消除相邻信道之间的盲区,每个信道的数据率也提高了一倍,很好地解决了相邻信道混叠问题。这种方法可以实现跨通道信号的最优信道判决,避免产生虚假信号,可以对信号进行全概率截获。最后使用MATLAB进行了仿真和验证,并在FPGA上实现。     

基于多相滤波结构的信道化及FPGA实现

随着现代电子战中电磁环境的日益复杂,军用接收机需具备同时处理多个信道信号的能力,即具备全概率截获能力。信道化接收机可将一个复杂信号分成多个信道,从而方便后续处理。文中利用一种简化的结构验证了该种信道化方案的可行性,并节省了逻辑资源。     

多相滤波数字信道化的FPGA实现

以多相滤波为基础,结合均匀滤波器组,采用50％重叠的子信道划分,提出了一种数字信道化实现方法,解决了高速实时处理与FPGA处理速度之间的矛盾,克服了信道化接收机的接收盲区.基于FPGA,提出了短波宽带数字信道化的设计思路和实现方法.仿真结果表明,该设计有较强的实用性和通用性.     

宽带数字信道化接收机的FPGA实现

为解决现代电子战对接收机处理带宽宽、灵敏度高及实时性处理的要求,提出一种数字信道化接收机的设计方法。在推导高效信道化接收机模型的基础上,采用多相滤波器结构实现的数字信道化接收机。该接收机利用超高速A/D对数据进行高速采样,然后由高性能FPGA进行数据抽取、多相滤波、CORDIC算法等信道化实时处理。为了提高实时性,采用并行IFFT实现。该信道化接收机不仅能稳定输出载频及相位信息,还能处理三路同时到达的不同信号。实际的性能测试结果表明该接收机的功能正确并达到预定指标。     

基于FPGA的数字信道化接收机的研究及实现

本文讨论了软件化电子战侦察接收机多信号处理问题。使用多相滤波的宽带数字化接收设计技术，可以提高接收机的实时处理能力，提高全概率截获能力。本文讨论基于多相滤波的信道化接收机的基本原理及实现方案，给出了基于FPGA的数字信道化接收机的实现方法，实验结果证明了该方法是有效的。     

软件无线电信道化发射机及其FPGA实现

首先建立了信道化软件无线电发射机数学模型,并对该模型进行了算法优化,在对现行的硬件实现方案比较分析后,提出了用FPGA(现场可编程门阵列)实现该发射机结构的简单有效方法,用Altera公司的仿真软件QUARTUSⅡ4.0和IP Core对其实现进行了仿真,比较发现该仿真结果与MATLAB给出的理论仿真结果一致.这种信道化发射机能同时发射整个处理带宽内所有信道上的信号,具有很高的运算效率,且结构简单,可行性强.     

基于FPGA的信道估计和信道均衡的实现

信道估计与信道均衡是自组网物理层关键技术;本文提出了一种改进的LMMSE信道估计算法;然后设计并实现了基于FPGA硬件平台的信道估计与均衡模块;结果表明,该模块算法复杂度低,占用硬件资源少,估计精度符合预期,满足应用需求.     

宽带数字信道化接收机在FPGA中的实现

在分析数字信道化原理的基础上,提出一种新的数字信道化接收机技术,较好地解决了宽带数字信号实时处理、信道化接收机中邻近信道响应及高精度脉冲描述字（PDW）形成等技术问题,在FPGA中进行了宽带数字接收机设计综合及仿真。结果验证了实时宽带数字处理思路及其在FPGA中实现的正确性,为宽带数字接收机的实时处理提供了一种新的技术途径,具有广阔的应用前景。     

信道模拟器的设计与FPGA实现

信道模拟器是数字通信系统调测设备,本文根据无线移动信道基本模型,设计了一种多径信道模拟器,给出了其系统结构框图和数字基带部分的FPGA实现方法。     

多相滤波器组信道化接收机的FPGA仿真实现

软件无线电理论中的信道化接收机理论在多信号同时提取及降低采样率方面具有独到的优势,不仅有利于后续处理,而且还能实现工作频段的全概率接收。本文在该理论的基础上,应用AL-TERA公司DSP开发工具dspbuilder在现场可编程门阵列(FPGA)实现了一个四信道的信道化接收机,取得了良好的性能。     

基于DDLMS算法的信道均衡器的FPGA实现

无线通信系统中均衡技术是改善信道特性解决码间干扰的有效方法.从分析判决引导最小均方误差算法(DDLMS)算法出发,研究了其在信道均衡技术上的应用,并通过Matlab仿真和软件(Xilinx System Generator for DSP)开发软件在FPGA上实现了一个基于DDLMS算法的基带均衡器.从仿真测试结果可以...     

一种基于FPGA的多通道宽带数字信道化接收机的工程实现

阐述了宽带数字接收机的原理,分析了宽带数字接收机在现代电子对抗系统中的作用。论述了基于FPGA的多通道宽带数字信道化接收机的硬件、软件设计方案,对工程应用中需要重视的问题进行了分析,并验证了设计的实际可行性。     

基于级联码的信道编译码设计与FPGA实现

介绍了RS(255,223)码级联卷积(4,3,3)码编译码器的实现,对于编码和译码端不同的结构特点.分别采用并行和串行结构实现.其中RS译码采用欧几里德算法,卷积译码采用维特比算法.同时给出了该编译码器的FPGA实现,按照自上而下的设计流程,在保证速度的同时最大限度地减少了资源占用.     

基于FPGA的宽带数字信道化接收机的设计

提出一种基于多相滤波器组的宽带数字信道化接收机的实现结构和设计方法,该方法可以满足侦察接收机宽频段覆盖、高灵敏度、高截获概率和实时处理能力,较好地解决高速A/D芯片与低速信号处理器之间的矛盾.用基于CORDIC算法和一阶相位差分算法进行瞬时测频.对系统中的每个功能模块进行了基于FPGA的设计与实现,从signaltab中验证了该方法的正确性.     

基于FPGA的软件无线电数字信道化接收机设计

作为软件无线电关键技术之一的数字中频技术已是多速率信号处理理论的典型应用。文中提出了一种接收机数字中频段的高效处理结构,给出了多项滤波器的设计及FPGA实现方法．并用实验证明了该方法的有效性。     

基于FPGA的一种电子战接收机信道化设计

介绍电子战信道化接收机的设计思想和它的一种实现结构,对此结构进行深入的分析,使用FPGA来实现其功能.最后,仿真证明该方法是有效的.     

基于FPGA的量子通信中经典信道的设计与实现

为满足量子密钥分发中对经典信道的设计需求,设计了一种片上可编程系统+FPGA+PHY芯片的经典信道解决方案。在FPGA内部构建片上可编程系统,通过NiosⅡ运行NicheStack TCP/IP实现TCP通信协议,并使用三速以太网IP和物理层芯片Marvel 88E1111实现以太网控制器。指令处理器软件结构易于将基于FPGA的经典以太网信道与量子态信号处理算法相结合实现,对量子通信系统小型化和集成化都具有重要意义。该方案在StratixⅣ上进行了实现。测试结果表明,系统端数据接口速度可达1 600 Mb/s,经典信道上行数据传输速度最高可达61 Mb/s,相较已有同类型设计提高了约20%的性能。