全文获取类型
收费全文 | 78篇 |
免费 | 6篇 |
国内免费 | 9篇 |
专业分类
电工技术 | 6篇 |
综合类 | 1篇 |
机械仪表 | 7篇 |
建筑科学 | 1篇 |
石油天然气 | 1篇 |
武器工业 | 1篇 |
无线电 | 49篇 |
一般工业技术 | 1篇 |
自动化技术 | 26篇 |
出版年
2023年 | 1篇 |
2021年 | 1篇 |
2020年 | 2篇 |
2019年 | 2篇 |
2018年 | 2篇 |
2017年 | 2篇 |
2016年 | 5篇 |
2015年 | 3篇 |
2014年 | 2篇 |
2013年 | 3篇 |
2012年 | 4篇 |
2011年 | 6篇 |
2010年 | 3篇 |
2009年 | 4篇 |
2008年 | 10篇 |
2007年 | 8篇 |
2006年 | 8篇 |
2005年 | 7篇 |
2004年 | 9篇 |
2003年 | 8篇 |
2002年 | 1篇 |
2001年 | 2篇 |
排序方式: 共有93条查询结果,搜索用时 15 毫秒
1.
2.
描述平板显示系统中最优扫描结构所对应的自相似分形拓扑结构图,提出分形扫描核心模块架构,分析n位分形扫描的递推结构,研究扫描过程中的子空间码与位码序列的关键特征,推导出序列生成的通用逻辑算法。在此基础上,设计了适合各种灰度等级的参数化的分形IP核并得到仿真结果,同时给出了分形IP核的系统应用,证明所设计的IP核可以有效提高灰度扫描的利用率和FPD画面质量。 相似文献
3.
提出一种在启动电路中使用比较器配置的带隙基准电压源,解决了带隙基准电压源由于使用双极型晶体管而存在的潜在启动失败问题.该带隙基准电压源通过启动电路的比较器来正确判断启动和关闭点以保证电路启动到理想的工作点,并在电路启动后正常关闭启动电路以缩减功耗消耗,同时避免了其它启动电路存在的问题:引起电路抖动或者求助一些系统中很少使用的上电复位信号等.该带隙电压基准电路提供0.9V的带隙基准电压时,可以工作的电压范围和温度范围分别是1.2V~3.6V和-40~110℃,而且该输出电压在给定的电压和温度范围内仅有5%的变化. 相似文献
4.
5.
针对Hough圆变换、最小二乘法椭圆拟合瞳孔中心定位算法中运算量大的问题,提出一种基于椭圆外切矩形的快速瞳孔中心定位算法。该算法从人眼图像中通过阈值分割得到瞳孔区域,对瞳孔区域进行边缘像素点的提取,然后利用椭圆外切矩形模型定位出瞳孔中心。通过Matlab对中国科学院自动化研究所公开的虹膜数据库中756张人眼图像进行遍历实验验证,所提算法定位准确率为98.3%,平均用时0.192 s。在同等条件下,与Hough圆变换、最小二乘法椭圆拟合算法进行对比,在保证定位准确率的同时,所提算法平均用时更少。实验结果表明,所提算法能够快速准确地完成瞳孔的中心定位。 相似文献
6.
7.
本文中,在 0.13微米硅化物 CMOS工艺下, 设计了不同版图尺寸和不同版图布局的栅极接地 NMOS器件。TLP测量技术用来获得器件的骤回特性。 文章分析了器件版图参数和器件骤回特性之间的关系。TCAD器件仿真软件被用来解释证明这些结论.通过这些结论,电路设计者可以预估栅极接地NMOS器件在ESD大电流情况下的特性,由此在有限的版图面积下设计符合 ESD保护要求的栅极接地 NMOS器件。本文同时给出了优化后的 0.13微米硅化物工艺下 ESD版图规则。 相似文献
8.
Gate-grounded NMOS (GGNMOS) devices with different device dimensions and layout floorplans have been designed and fabricated in 0.13-μm silicide CMOS technology. The snapback characteristics of these GGN-MOS devices are measured using the transmission line pulsing (TLP) measurement technique. The relationships between snapback parameters and layout parameters are shown and analyzed. A TCAD device simulator is used to explain these relationships. From these results, the circuit designer can predict the behavior of the GGNMOS devices under high ESD current stress, and design area-efficient ESD protection circuits to sustain the required ESD level. Optimized layout rules for ESD protection in 0.13-μm silicide CMOS technology are also presented. 相似文献
9.
10.