排序方式: 共有22条查询结果,搜索用时 8 毫秒
1.
随着计算机体系结构的发展,处理器运算单元速度大大提高,存储器速度成为处理器性能提高的瓶颈。通过实际分析,提出解决该问题的方法与途径。一个好的存储体系结构能够大大改善处理器性能。选取合适的缓存大小、路组,建立多级缓存结构,采用Wwrite buffer、victimcache和stream buffer可以进一步缓解暂停处理器运算单元流水线所带来的性能下降问题。 相似文献
2.
3.
LCD Gamma校正的硬件实现 总被引:3,自引:0,他引:3
通过对液晶(LC)S型电光响应曲线的研究,设计了一种由非线性DAC来实现LCD Gamma校正过程。由模拟退火算法获得了C-DAC中7个关键电容参数值,用设计出buffer来提高DAC驱动负载的能力,并通过直接译码电路,巧妙地解决了显示输出对比度的问题,经过对Matlab和Hspice仿真,证明可以实现LCD Gamma校正的功能,解决了显示图像精确逼近原始图像的问题。 相似文献
4.
现代计算机体系结构受两个方面的困扰:性能和能耗。为降低嵌入式处理器日益增长的功耗,提出基于跳转轨迹的分支目标缓冲结构(TG-BTB)。与传统分支目标缓冲每次提取指令时需要查询分支目标缓冲不同,TG-BTB只在执行轨迹预测为跳转时才查询分支目标缓冲。该结构通过在程序执行过程中动态分析跳转轨迹行为,可以实现只在轨迹跳转时查询分支目标缓冲,从而降低功耗。在动态分析过程中首先提取记录两条跳转分支指令之间的指令间隔,然后将提取的指令间隔存储在TG-BTB中,最后根据存储在TG-BTB中的指令间隔决定是否需要查询BTB。基于基准测试向量进行模型验证和性能测试,实验结果表明TG-BTB降低了81%的BTB查询能耗。 相似文献
5.
AES(Advanced Encryption Standard)加密算法是美国国家标准与技术研究所(NIST)用于加密电子数据的最新规范,用于取代加密安全性已经日渐降低的DES(Data Encryption Standard)算法。本文主要讨论AES算法的电路设计。AES加解密可以共用一套电路并且某些步骤可以合并。 相似文献
6.
7.
8.
9.
10.
一种改进的Wallace树型乘法器的设计 总被引:4,自引:0,他引:4
本文针对典型32位乘法,对Booth算法产生的部分积重新合理分组,采用CSA和4-2压缩器的混合电路结构,对传统的Wallace树型乘法器进行改进,提出一种高速的树型乘法器结构。该结构与传统Wallace树型乘法器相比,具有更小的延时、更规整的布局和更规则的布线,使其易于VLSI实现。 相似文献