一种低压低功耗CMOS折叠-共源共栅运算放大器的设计

本文设计了一种低压低功耗CMOS折叠一共源共栅运算放大器.该运放的输入级采用折叠-共源共栅结构,可以优化输入共模范围,提高增益;由于采用AB类推挽输出级,实现了全摆幅输出,并且大大降低了功耗.采用TSMC 0.18μm CMOS工艺,基于BSIM3V3 Spice模型,用Hspice对整个电路进行仿真,结果表明:与传统结构相比,此结构在保证增益、带宽等放大器重要指标的基础上,功耗有了显著的降低,非常适合于低压低功耗应用.目前,该放大器已应用于14位∑-△模/数转换电路的设计中.     

碳化硅CMOS反相器的特性

建立了6 H- Si C CMOS反相器的电路结构和物理模型,并利用MEDICI软件对其特性进行了模拟.研究了Si C CMOS反相器的温度特性,结果表明,室温下沟道长度为1.5 μm的6 H- Si C CMOS反相器的阈值电压、高电平噪声容限和低电平噪声容限分别为1.6 5 7,3.15 6和1.4 70 V,且随着温度的升高而减小.     

雷达的杂波特性及杂波抑制技术

针对脉冲多普勒体制雷达,从杂波特性入手,就雷达的动目标检测和杂波抑制技术进行了讨论,并举例说明有关指标的计算。经过工程实践验证,采用大动态范围的线性接收机和FFT数字信号处理技术相结合的方案,能获得更高的改善因子和杂波抑制能力。     

Characteristics and optimization of 4H-SiC MESFET with a novel p-type spacer layer incorporated with a field-plate structure based on improved trap models

A novel structure of 4H-SiC MESFETs is proposed that focuses on surface trap suppression.Characteristics of the device have been investigated based on physical models for material properties and improved trap models.By comparing with the performance of the well-utilized buried-gate incorporated with a field-plate （BG-FP） structure,it is shown that the proposed structure improves device properties in comprehensive aspects. A p-type spacer layer introduced in the channel layer suppresses the surface trap effect and reduces the gate-drain capacitance(C_gd) under a large drain voltage.A p-type spacer layer incorporated with a field-plate improves the electric field distribution on the gate edge while the spacer layer induces less C_gd than a conventional FP.For microwave applications,4H-SiC MESFET for the proposed structure has a larger gate-lag ratio in the saturation region due to better surface trap isolation from the conductive channel.For high power applications,the proposed structure is able to endure higher operating voltage as well.The maximum saturation current density of 460 mA/mm is yielded.Also,the gate-lag ratio under a drain voltage of 20 V is close to 90%.In addition,5%and 17.8%improvements in f_T and f_max are obtained compared with a BG-FP MESFET in AC simulation,respectively.Parameters and dimensions of the proposed structure are optimized to make the best of the device for microwave applications and to provide a reference for device design.     

用于DDS系统相位累加器的加法器设计

直接数字频率合成器(DDS)具有频率转换时间短、分辨率高、输出相位连续等优点,是现代频率合成的重要技术之一。在分析了DDS基本原理的基础上,对DDS中的核心单元之一相位累加器进行了系统研究。分别利用镜像电路和超前进位全加器实现信号源累加器模块,进行模拟仿真并比较,结果表明镜像加法器在运算速度、版图布局上都优于超前进位加法器。     

多芯片组件高速电路布局布线设计及信号传输特性仿真

以检测器电路为例,利用APD(Advanced Package Designer)软件实现了电路的多芯片组件布局布线设计．结合信号在时域和频域的反射、延时和电磁干扰分析结果,对电路布局布线结构进行了反复调整．采用50MHz脉冲信号触发,噪声裕量增大了124.86mV;上、下过冲分别减小了180.61mV,465.36mV;传输延时、开关延时和信号建立时间分别缩短了0.407835ns,0.4188ns,0.35968ns,同时输入信号的相对延时不超过0.2ns,电磁干扰强度也减小了10%以上．仿真结果表明经调整和改进后的电路布局和布线设计可以满足信号传输的要求．     

打桩机遥控操纵系统

本文叙述了打桩机遥控系统的性能、要求、设计方案及试用效果。     

打桩机刹车联动装置

1问题的提出目前宁波市广泛使用多功能静压桩机。压桩时开动压卷扬机通过压索作用压上下两滑轮组，使其间距缩短，压下桩管时拨卷扬机开倒车放索；拔起时拨卷扬机开动上提，此时压卷扬机开倒车放索。由于不联动，压拔卷扬机分别由两人开动，动作不协调就会出现问题，如压下时拨索放出太多造成缠结；一旦拔卷扬机放索太少，一个往下压，一个不放索，就可能拉断钢丝绳，使滑轮组连结拉脱、挺管（顶梁）折断掉下而造成人身伤亡事故。这已发生过多起，如县学街工地、双东坊、新街2起，大沙泥街1起等，东柳小区1起事故还砸死1个人。2解决方案既要…     

基于新型半圆形电极金属-半导体-金属紫外光探测器的光电耦合优化

本文使用数值仿真器ISE-TCAD建立了新型半圆形电极金属-半导体-金属紫外探测器器件模型并研究了该探测器的器件特性。通过对新型半圆形电极结构探测器,传统结构探测器以及实验数据的全面对比验证了模型的正确性。其结果表明了该探测器的性能提升并说明了建立的物理模型对预测这种新型结构探测器性能增强而言是合适的。此外,通过调节该器件的结构参数实现优化目的,优化结果表明半圆形电极半径为2 μm, 电极间距为3 μm的探测器在290 nm具有峰值响应度0.177 A/W ,相应的外量子效率超过75%, 同时在0.3 V 偏压条件下归一化光暗电流对比度达到1.192E11 1/W。这些特性表明半圆电极金属-半导体-金属紫外光电探测器具有优异的光电集成应用前景。     

4H-SiC在Cl2+Ar混合气体中的ICP刻蚀工艺研究

采用C12＋Ar作为刻蚀气体进行了单晶4H-SiC材料的感应耦合等离子体（ICP）刻蚀工艺研究，分析了气体流量、气体混合比、反应室压力、1CP功率等工艺参数对刻蚀速率和刻蚀质量的影响．得到的最大蚀速率为194nm/min，表面均方根粗糙度为1．237nm，Cl／Si原子浓度比约为0．97％：99．3％。