排序方式: 共有51条查询结果,搜索用时 0 毫秒
1.
串扰约束下超深亚微米顶层互连线性能的优化设计 总被引:2,自引:1,他引:1
优化顶层互连线性能已成为超深亚微米片上系统(SOC)设计的关键.本文提出了适用于多个工艺节点的串扰约束下顶层互连线性能的优化方法.该方法由基于分布RLC连线模型的延迟串扰解析公式所推得.通过HSPICE仿真验证,对当前主流工艺(90nm),此优化方法可令与芯片边长等长的顶层互连线(23.9mm)的延时减小到182ps,数据总线带宽达到1.43 GHz/ μ m,近邻连线峰值串扰电压控制在0.096Vdd左右.通过由本方法所确定的各工艺节点下的截面参数和性能指标,可合理预测未来超深亚微米工艺条件下顶层互连线优化设计的发展趋势. 相似文献
2.
反量化、反变换(IQIT)是H.264解码过程中的重要环节之一文中根据H.264规范,设计了一种节省资源的IQIT模块.通过对其中矩阵运算单元进行多次复用,大大降低了对资源的占用,并通过FPGA进行了验证.该设计结构能够满足低功耗、便携式解码设备要求. 相似文献
3.
应用化学镀镍的方法实现了氮化铝的金属化。为得到较大的氮化铝金属化层粘附力 ,运用基于稳健估计的神经网络研究氮化铝金属化中化学镀镍的反应参数与金属层粘附力的关系。为使神经网络更加稳健 ,本文根据统计学原理 ,在前馈神经网络基础上 ,采取稳健估计方法改进神经网络。建立了定量预测粘附力性能的模型 ,并进行实验验证。确定金属化工艺中稳定的优化工作区域。结果表明 ,稳健估计方法既有传统神经网络的优点 ,又有较强的抵抗异常值的能力 ,具有较广泛的实用性。 相似文献
4.
基于0.6μm双阱CMOS工艺模型,实现了一种高速低功耗16×16位并行乘法器。采用传输管逻辑设计电路结构,获得了低功耗的电路性能。采用改进的低功耗、快速Booth编码电路结构和4-2压缩器电路结构,它在2.5V工作电压下,运算时间达到7.18ns,平均功耗(100MHz)为9.45mW。 相似文献
5.
全差分运放中共模反馈电路的一种新接法 总被引:5,自引:1,他引:4
提出一种新的连接方法,利用一个简单的差分对,通过与差分信号共用信号通路,实现共模反馈电路,比传统方法节省了晶体管.并给出使用了这个共模反馈电路的一个高速、高增益、二级全差分运算放大器的设计实例.给出了理论分析和HSPICE的模拟结果.其共模回路的开环增益72dB,单位增益带宽34MHz,相位裕度是70°,增益裕度12dB. 相似文献
6.
一种低电压的CMOS带隙基准源 总被引:11,自引:6,他引:5
设计了一种用于集成电路内部的带隙基准源,采用了1.0V/0.18μmCMOS工艺。该电路利用电阻分压和高阶温度补偿,达到降低温度率数的目的,并具有好的电源抑制比。SPICE仿真结果表明,在0℃-100℃范围内度可达到18ppm/℃,其电源抑制比可达到62dB。 相似文献
7.
实现快速、低功耗以及节省面积的乘法器对高性能微处理器 (例如 DSP和 RISC)而言是至关重要的。文中详尽论述了新型的增强型多输出多米诺逻辑 ( EMODL)及其 n-MOS赋值树的尺寸优化方法 ,并用它实现了高速低功耗 2 0× 2 0 bit流水线乘法器。最后 ,通过 HSPICE仿真 ,确认了该乘法器结构的优越性 :流水线等待时间小 ( 2倍于系统时钟 )、运算速度高 ( 10 0 MOPS)以及低功耗 ( 2 3 .94m W) 相似文献
8.
本文提出了一种低失调电压的硅膜集成压力传感器,它具有二极管电桥、固定电容与参考电容以及内部调整电阻。参考电容与调整电阻串联(应用JFET代替电阻),后者可由改变电压而改变。本文推得了在此形式下的输出电压与外界压力的关系式。理论计算和实验结果都表明:靠改变外加电压以改变阻值可将集成电容压力传感器的失调电压减小到接近于零。文中也详细简述了设计原则和制备工艺。 相似文献
9.
连续可变斜率增量调制编解码器的设计 总被引:3,自引:0,他引:3
连续可变斜率增量调制是一种性能良好的音节压扩自适应增量调制,非常适合语音信号的编解码,其硬件实现简单,抗噪声能力强,研究了连续可变斜率增量调制算法,并通过计算机模拟对系统参数及系统性能进行讨论和优化,给出了硬件实现的具体线路图,对模拟结果进行了讨论。 相似文献
10.
集成差分式PH—ISFET的研究 总被引:1,自引:0,他引:1
本文扼要地叙述了集成差分式氢离子敏感器的原理、制备和特性。由于具有温度补偿作用的M OSFET 与ISFET 集成在同一芯片上,显著地降低了共模噪声和温度的影响,并保持了良好的灵敏度、线性和选择性等性能指标。 相似文献